为何接受不到值？
2013-3-8 21:23
- FPGA论坛
- 8
- 1639
TagRecData(3 downto 0) := axi_gpio_0_GPIO_IO_O_pin(31 downto 28);
case TagRecData is
...
我试着把TagRecData改成信号，也不行，为何接受不到啊？奇怪！！
TagRecData(3 downto 0) := axi_gpio_0_GPIO_IO_O_pin(31 downto 28);
case TagRecData is
...
如果不加约束条件，即没有 case when， when "0010"，
即直接写FixData1(9 downto 0) ...
RecData: Process
variable TagRecData : std_logic_vector (3 downto 0);
begin
TagRecData(3 ...
VHDL这么写，有什么错？
2013-3-8 21:21
- FPGA论坛
- 7
- 1725
关于ise接受sdk数据的时间问题
2013-3-7 14:58
- FPGA论坛
- 6
- 2027
状态机写有什么好处
2013-3-5 22:59
- FPGA论坛
- 4
- 2922
跟建立时间和保持时间有关系吗
2013-3-7 15:04
- FPGA论坛
- 17
- 2765
奇怪，不能输出占空比各50%的方波
2013-3-2 13:50
- FPGA论坛
- 9
- 3317
异步时钟引入问题
2013-3-5 19:07
- FPGA论坛
- 9
- 2015
Range后面的值范围
2013-3-5 22:03
- FPGA论坛
- 6
- 1618
2
3
近期访客