问一个VHDL的基础问题
2007-10-10 08:49
- EDA 技术
- 19
- 4013
非常感谢大家,尤其是"amtek"!8楼的"qinxg" 说:"第一个process要一个时钟后才能作出反映.第2个process ...
不过4楼的方法好象有问题如果把clk从敏感信号列表中去掉的话,那将只有rst变化的时候才会引起该进程的工作, ...
非常感谢上面两位大侠的帮助!不过我还是想不明白的一个问题就是:按照我原来的写法,感觉应该是每个上升沿状 ...
麻烦大家帮忙看看啊
仿真波形如下
请教:三角函数计算在FPGA中如何实现?
2007-6-23 13:06
- EDA 技术
- 13
- 7551
......
能不能自己做xilinx的usb下载线
2007-6-29 18:31
- EDA 技术
- 6
- 2761
......
向大家提供一个由很多资料下载的论坛
2007-6-22 23:40
- EDA 技术
- 6
- 2904
......
fasdfasdfasd
推荐一份宝贝资料：挠人dB(分贝)及其它
2011-9-12 09:34
- 模拟技术论坛
- 42
- 11022
......
初学fpga的教训,供大家批判
2013-3-5 23:40
- EDA 技术
- 63
- 15110
......
菜鸟向大家请教一个VHDL问题
2007-7-17 11:33
- EDA 技术
- 10
- 3042
fgsdfgsdf
下面的vhdl写法是否合法？
2007-6-2 19:26
- EDA 技术
- 11
- 3150
sdfaf
麻烦大家解释下这段VHDL代码，谢谢
2007-6-10 10:48
- EDA 技术
- 3
- 2518
~~~~~~~~
2
3
近期访客