j779944

【活动贴】Cadence® Verilog® Language and Simulation

数字设计&verilog 每周一练（一 二）

FPGA设计经典书籍-资料汇总下载

ISE约束文件*.ucf的写法

Virtex-6 FPGA SPI Configuration Interface应用的几点建议

资源共享 基于Xilinx FPGA的OFDM通信系统基带设计.rar

求教SPI SCK波形分析

如何发现并解决FPGA设计中的时序问题

从CF卡中读取数据存到DDR中

感谢kaiseradler，帮我解决了spartan6的配置问题，与诸位分享

本人设计的DMA for xilinx V6 PCIE integrated IP

GSM告诉你ISE ModelSim Synplify Matlab兼容版本

基于DSP与FPGA的全姿态指引仪的设计

Verilog 简明教程

华为FPGA设计全套资料

问一个关于维特比译码器的问题，急！！！

Xilinx FPGA设计约束的分类

超详细的FPGA网站大全