关于spartan6的上的ddr3问题提示，希望后面的人可以避免
2015-4-28 09:44
- FPGA论坛
- 10
- 5021
可以用CHIPSCOPE 进行实时查看，看时序对与否，这个是检验时序是否错误的方法 ...
Xilinx FPGA设计时序约束指南
2015-4-22 19:26
- EDA 技术
- 12
- 3050
点个攒~~~~~~~~~~~~~~~~！
ALLEGRO 跟PADS 一样滚轮放大缩小快捷键修改成功
2024-4-3 16:21
- PCB技术
- 41
- 27929
3Q
给大家说个接活的门道
2017-2-4 18:48
- 创业|外包|承接
- 100
- 27924
一万个赞
赛灵思 S6系列 关于FPGA远程升级 咨询 猴哥猴哥求照顾
2014-3-25 15:39
- FPGA论坛
- 1
- 1060
封贴了，已经完毕了
S6 系列 LX16 FPGA ，想进行远程升级。现在主要思路是通过 ARM9的 这块MCU 模拟DATASHEET上面的时序，在 ...
闲来无事讨论下：关于FPGA做数字图像处理
2014-6-26 11:30
- FPGA论坛
- 15
- 3112
呼叫猴哥，关于V5系列GTP的用法
2013-12-25 22:09
- FPGA论坛
- 4
- 2372
DDR中mcb控制器中调试时calib_done变高后怎么又变低了
2013-11-21 15:10
- FPGA论坛
- 3
- 1486
一个牛人对FPGA的理解－－太可怕了！
2013-11-8 20:32
- FPGA论坛
- 30
- 9388
代码分析
2013-10-23 14:32
- FPGA论坛
- 10
- 1958
Verilog三段式状态机描述
2013-10-23 14:21
- FPGA论坛
- 12
- 1951
转－－SRAM的读取操作
2013-10-23 13:55
- FPGA论坛
- 12
- 2526
spartan 6 PLL没有输出
2013-9-24 10:22
- FPGA论坛
- 11
- 3430
询问Xilinx中时钟IP核使用方法
2013-9-24 10:13
- FPGA论坛
- 11
- 7322
mps网站上降压DCDC里同步和非同步开关是什么意思？
2017-8-13 09:36
- 电源技术
- 7
- 7749
2
3
近期访客