Image
Image

wahahaabc

+ 关注

粉丝 0     |     主题 119     |     回帖 627

俺的第1个xilinx FPGA项目开发成功 小小的庆祝一下
2011-9-27 14:16
  • FPGA论坛
  • 32
  • 6200
  15# atua atua大侠,用颗粒达不到要求呀,由于带宽要求,俺需要64bit宽度(是到DDR2的数据宽度,而不是 ...  
  12# GoldSunMonkey 多谢猴哥和超人的帮助  
  5# 钻研的鱼 更正一下 鱼哥的话,“第一次做项目就有这大的片子”,小弟是第一次用XILINX的FPGA做项目 ...  
SPARTAN-6 LX45T 用EDK13.1调用MPMC的问题
2012-4-20 11:47
  • FPGA论坛
  • 4
  • 3428
  3# AutoESL ???  
  今天看了MPMC V6.03.A的文档,发现在SPARTAN-6上实现64bit的MPMC不行,如下: 奇怪的是,VIRTEX-6也最多支 ...  
chipscope 能显示连续变化的波形么?
2013-11-25 10:21
  • FPGA论坛
  • 26
  • 8775
  7# yishangyi 估计LZ用的是QUATUS的连续触发功能,这样,当输入改变时,波形也会发生变化。CHIPSCOPE好 ...  
  1# yishangyi 可以的,你可以看看《XILINX ISE DESIGN SUITE 10.X FPGA开发指南:逻辑设计篇》PAGE192 ...  
ISE EDK 编译的怪问题!(经过一天奋战,终于解决...)
2011-8-26 21:33
  • FPGA论坛
  • 31
  • 13969
  俺一直用360安全卫士 没有出现LZ所说的问题  
  22# avonhu 看来LZ也是一个沉迷于技术的  
哪些人适合做FPGA开发?-转
2011-9-22 11:09
  • FPGA论坛
  • 36
  • 5779
  1# mzhang198 同意LZ这句话“做好电子设计才能做好FPGA”,功夫全在FPGA之外啊 ...  
  1# mzhang198 "我现在苦恼的是,不知道要做什么" 能达到这个境界 高手啊  
logic delay 和 route delay占的比率问题
2011-8-22 17:31
  • FPGA论坛
  • 7
  • 3717
  1# AutoESL 布局不好ROUTE DELAY就会很大 不过感觉AUTOESL兄弟的logic延迟也有点大也 已经超过40%了 修 ...  
今天遇到了一个超级奇怪的问题 关于ISE 13.2的 请教各位大侠
2012-12-29 21:45
  • FPGA论坛
  • 43
  • 9086
  26# lelee007 这次收到了吗???  
  俺在邮箱里面找到了 发给各位兄弟  
  20# lelee007 丽 俺上星期就发给你了 没有收到吗? 看15楼  
  21# royle 各位兄弟 这两天周末俺没有上班 明天发给你们  
SPARTAN-6 的DNA_PORT的时钟最大频率只能是2MHz???
2011-8-22 16:52
  • FPGA论坛
  • 7
  • 7246
  5# SuperX-man 多谢多谢  
xilinx 系列有没有提供原理图Symbol库和PCB库?
2011-8-22 17:56
  • FPGA论坛
  • 10
  • 6121
  1# clandey AD2009的LIB的下载地址: http://www2.altium.com/forms/libraries/designer6/IntLib_list_ ...  
用88E1111实现千兆以太网和SFP通信的问题
2011-8-19 21:35
  • FPGA论坛
  • 6
  • 7677
  ding  
一个美国电子工程师的事业和生活观。。。
2011-8-25 18:36
  • 侃单片机论坛
  • 78
  • 17916
  7# mo910 同感  
2
3
近期访客