V7捆绑4个1X的aurora的核不好使，同样的V6就可以
2013-4-17 17:21
- FPGA论坛
- 1
- 1572
我要做的是V6向V7发送数据，在V6上做单工发的aurora核，具体的操作是调用4个1X的aurora核，这4个gtx在一个M ...
FPGA RapidIO SWRITE模式一次最大可以多少字节
2013-4-13 17:17
- FPGA论坛
- 0
- 1679
两片v6之间用aurora通信
2013-8-26 22:44
- FPGA论坛
- 28
- 4698
SI5338的寄存器的值如何获得？
2013-3-7 15:09
- FPGA论坛
- 4
- 2385
如何用generate for例化多个相同模块
2020-7-16 08:34
- FPGA论坛
- 6
- 6529
Virtex-5 2 byte, single lane GTP Aurora(2位单通道GTP Aurora)实例
2012-12-31 22:20
- FPGA论坛
- 32
- 5947
xilinx rapidio ip核如何仿真
2019-10-12 10:20
- FPGA论坛
- 46
- 14208
xilinx rapidIO IP example_design工程translate总是出错
2013-10-8 23:08
- FPGA论坛
- 11
- 3068
2
3
近期访客