Image
Image

钻研的鱼

+ 关注

粉丝 4     |     主题 64     |     回帖 967

论坛周年庆活动三—“我为‘赛灵思FPGA世界’周年献礼”
2011-11-5 13:53
  • FPGA论坛
  • 362
  • 39415
  经常看到sleepybear的**,很有文采的同学。 我使用xilinx是sp3 1600e开始,主要是做控制。以前用过A公司 ...  
有没有做过fpga+usb phy的同学?
2018-11-20 17:23
  • USB技术专区
  • 23
  • 20006
  一些特殊要求,68013不能满足  
[设计心得] 昨天解决的一个问题
2011-10-10 22:48
  • FPGA论坛
  • 14
  • 3044
  事先考虑时钟频率,pcb走线延迟是否会有影响?pcb走线1ns是20cm  
论坛周年庆活动二—“论坛之巅,谁是最权威的专家”
2011-11-18 23:12
  • FPGA论坛
  • 47
  • 6540
  我也来灌一篇。  
论坛周年庆活动一 —“赛灵思X-Man荣誉勋章进阶”
2013-2-9 15:29
  • FPGA论坛
  • 54
  • 6831
  凑个热闹  
寻xilinx 关于sdr sdram的源码。
2012-10-1 11:49
  • FPGA论坛
  • 22
  • 4465
  谢谢先  
xilinx fpga在外部引脚上输入时钟和输出时钟如何同相?
2011-9-7 08:43
  • FPGA论坛
  • 9
  • 5471
  altera的器件确实有这个功能,他的锁相环输出有一个专门的引脚,我是想用xilinx器件实现相同功能, ...  
  有没有具体的约束?不是很明白  
  要考虑pll输出到引脚的延迟  
一个时钟怎么直接赋给另一个时钟
2011-9-3 07:55
  • FPGA论坛
  • 6
  • 3186
  代码不完整,找不到assign CLK_TO_AD =MMCLK; 需要使用bufg之后的信号  
俺的第1个xilinx FPGA项目开发成功 小小的庆祝一下
2011-9-27 14:16
  • FPGA论坛
  • 32
  • 6200
  我用lx45,主要是做一些流程控制和算法处理,目前还没有涉及到高速的地方。 ddr研究过一段时间,也想有机 ...  
FPGA双向I/O口问题
2011-8-25 21:33
  • FPGA论坛
  • 4
  • 2984
  表述不清楚,无法解答  
请问那位大虾有ALTERA EPM7000的中文资料啊!!
2011-8-22 14:04
  • FPGA论坛
  • 7
  • 2633
  查查lz自身的原因。资料难道不能在网上搜吗? 搜不到,说明确实没有。 芯片看中文资料?对于真想做技术的, ...  
Zynq™-7000 系列谁比较了解呀
2011-9-15 21:21
  • FPGA论坛
  • 9
  • 2627
  xilinx的器件更新太快了,sp6还没熟悉,7系列都出来,不如一步到位,省得刚熟悉上一代,就要马上研究下一代 ...  
在vhdl中,请高手指点下inout端口的使用方法
2011-8-24 12:30
  • FPGA论坛
  • 23
  • 7416
  这几天调试通信数据总线,想用chipscope抓双向数据总线看看数据的变化,但在chipscope里面总是没有这个信号 ...  
Monkey版,咨询以下SRIO的授权问题
2013-11-8 11:23
  • FPGA论坛
  • 17
  • 4688
  srio是何东东?  
FPGA 中的 Jitter是什么意思呢?看手册没看懂。。。
2011-8-22 13:20
  • FPGA论坛
  • 11
  • 4368
  假设时钟是1Hz,时钟的一个上升沿时间是0时刻,下一个时钟的上升沿应该是在1秒时刻,但由于抖动,有可能是0 ...  
请教spartan3的lvds输入能不能转成cmos电平的输出??
2011-9-14 09:22
  • FPGA论坛
  • 5
  • 3059
  超过100M,不要用cmos电平。 spatran3的IO引脚,很难用cmos支持250m的速率,手册应该有明确说明 ...  
论坛周年庆活动二—“论坛之巅,谁是最受欢迎的贴主”
2011-11-4 10:05
  • FPGA论坛
  • 51
  • 6614
  我也在?  
FPGA高速无线通信方案讨论(后续)
2012-12-19 14:00
  • FPGA论坛
  • 34
  • 7592
  fpga为何不直接和无线网卡相连?  
2
3
近期访客