FPGA/CPLD 今日: 7|主题: 12194|帖子: 101399 收藏本版 (127)

作者/时间 最后发表
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载37:Verilog代码风格之同步以... attach_img 0 154 rousong1989 2018-1-4 rousong1989 2018-1-4 18:29
[CPLD] 请问各位大神,Lattice 的ispMACH LC4512 CPLD烧程序问题? 1 171 6688hyc 2017-12-27 奔跑Robin 2018-1-3 21:43
FPGA芯片方案评估 4 416 JUSTNIUB 2017-12-29 奔跑Robin 2018-1-3 21:39
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载36:Verilog代码风格之寄存器... attach_img 0 161 rousong1989 2018-1-2 rousong1989 2018-1-2 19:58
[FPGA] 特权同学FPGA微信专栏 0 224 rousong1989 2018-1-2 rousong1989 2018-1-2 19:51
[verilog] 各位大神请帮忙 新人帖 1 200 BigCLoveTu 2017-12-30 ab8780000 2018-1-2 09:09
[FPGA] DDR3初始化配置后内部存储单元的值是什么? 2 207 RGGBer 2017-12-28 xcvista 2017-12-30 14:08
[FPGA] 【华为FPGA招聘】 新人帖 1 564 xiafei321 2017-11-28 zhangmangui 2017-12-30 09:40
[modelsim] ISE14.7和modelsim10.1联合仿真出现问题 新人帖 attach_img 4 362 LiuYang0913 2017-1-9 wang4445555 2017-12-28 17:34
成都天奥电子和苏州长风航空电子 2 239 狂羁青马 2017-10-16 wang4445555 2017-12-28 17:26
[matlab] 关于MATLAB和ISE联合仿真 1 298 xpfshawn 2017-12-26 xpfshawn 2017-12-27 13:13
勇敢的芯伴你玩转Altera FPGA连载35:Verilog代码风格概述 attach_img 0 91 rousong1989 2017-12-27 rousong1989 2017-12-27 10:11
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载34:Verilog代码书写规范 attach_img 0 131 rousong1989 2017-12-27 rousong1989 2017-12-27 09:45
[FPGA] altera和xilinx官网的开发板为什么那么贵?和国产的锆石,黑金有什么区别吗? 新人帖 9 3555 zpccx 2017-2-20 zxq6 2017-12-26 15:09
[FPGA] 请教数据时钟是否能接入FPGA普通IO 4 419 huijiey 2017-12-8 huijiey 2017-12-24 11:49
[FPGA] 新手求助,我写的程序复位有时出错,但在仿真里看是正... 0 183 whyil 2017-12-24 whyil 2017-12-24 09:14
[FPGA] SPARTAN——6 开发板FPGA的多种功能实现 1 322 xpfshawn 2017-12-21 xpfshawn 2017-12-23 10:12
求助各位大佬,思考部分怎样回答 新人帖 1 159 CJCCJCCJC 2017-12-18 zhangmangui 2017-12-22 22:34
[FPGA] 全局时钟可配置 0 136 hnliucan520 2017-12-22 hnliucan520 2017-12-22 17:12
终于把Cyclone IV E115芯片加了2.54的排针了 attach_img 2 366 为FPGA献身 2017-12-19 为FPGA献身 2017-12-21 22:14
为大家义务做板 用Stratix IV还是KINTEX7 大家来建议吧 attach_img  ...2 28 1151 为FPGA献身 2017-11-28 为FPGA献身 2017-12-21 22:13
[Quartus] FPGA单芯片四核二乘二取二的安全系统 5 1086 kkzz 2013-2-2 zyingjie 2017-12-21 10:31
[CPLD] 新手试着写的一个计数器,麻烦大神指点一下 新人帖 0 201 Breakcrow 2017-12-20 Breakcrow 2017-12-20 12:34
勇敢的芯伴你玩转Altera FPGA连载33:可综合的语法子集4 attach_img 0 111 rousong1989 2017-12-19 rousong1989 2017-12-19 21:40
一位老电子工程师十年的职场感悟(转)  ...234 79 9243 AutoESL 2011-10-4 xiaomiking 2017-12-19 13:39
[CPLD] 有没有5V供电及输入/输出的CPLD? 5 360 huyuezhan 2017-12-12 henryh52 2017-12-19 10:13
[FPGA] 折腾我的FPGA Arria II GX125做做算法 为大家义务做板 新人帖 attach_img  ...2 27 1033 为FPGA献身 2017-11-6 为FPGA献身 2017-12-18 19:53
[Quartus] quartus RTL仿真和门极仿真结果不一样怎么处理 attach_img 4 333 jetlin1992 2017-7-4 littbi 2017-12-17 11:30
[verilog] 语法错误A begin/end block was found with an empty body. 2 1788 eko 2014-11-3 littbi 2017-12-17 11:28
[verilog] Verilog串口通信问题 6 793 892953881 2014-12-20 littbi 2017-12-17 11:24
[verilog] 请教Verilog中case书写用法 2 808 s_h_q 2015-1-6 littbi 2017-12-17 11:19
[verilog] 同段代码 在 test bench和在工程模块中结果不一样 attach_img 2 419 pingis58 2015-3-17 littbi 2017-12-17 11:17
[verilog] 哪位大神帮忙看一下Verilog程序,是哪里的问题 新人帖 attach_img 6 541 Ericsson11 2015-4-19 littbi 2017-12-17 11:11
[verilog] 初学Verilog,出现的错误解决不了,求帮忙 新人帖 5 3028 夏天的微笑 2015-8-8 littbi 2017-12-17 11:09
[verilog] 刚学Verilog,编了下面的程序,仿真时运行出不来结果 attach_img 1 428 JasonnLee 2015-7-28 littbi 2017-12-17 11:07
[FPGA] Verilog中同步复位和异步复位比较 0 133 zhangmangui 2017-12-16 zhangmangui 2017-12-16 08:51
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载32:可综合的语法子集3 attach_img 1 194 rousong1989 2017-12-14 修一明 2017-12-15 09:39
[FPGA] 我的 VGA 模块来了,含视频教程。大家看看 attach_img  ...2345 89 7318 王紫豪 2014-4-10 fswyt 2017-12-14 21:28
如果CPLD的资源达到了90多,对逻辑和时序有何影响? attach_img 6 317 小研究 2017-12-3 thinkabout4451 2017-12-14 10:32
[Quartus] quartus14引脚分配的时候为什么会出现tck,tms,tdo,tdi attach_img 2 422 平漂流 2017-12-12 平漂流 2017-12-13 22:47
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

我要发帖 我要创建版块 申请成为版主

新开版块:

IC产业论坛

新晋版主:

论坛热帖

关闭

热门推荐上一条 /4 下一条

分享 返回顶部 返回首页