发新帖我要提问
返回列表
打印

verilog溢出处理的问题

[复制链接]
1681|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xxyyzz123|  楼主 | 2015-10-30 18:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, se, edge, POS, os
我以前写随机数都是这么写:
reg [3:0] X;
always @ (posedge clk)
begin
    if (X == 15)
       X = 0;
   else
      X = X +1;
end

我想写成下面的样子:
always @ (posedge clk)
begin
      X = X +1;
end

不知道会不会有问题?我的意思是,根本就不需要管溢出的问题,溢出,不也是0么?

大家有什么建议?

使用特权

评论回复 赏

相关下载

相关帖子
沙发
habc987| | 2015-10-31 13:12 | 只看该作者
可以的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xxyyzz123

91

主题

932

帖子

17

粉丝