静电泄放路径

[复制链接]
700|2
 楼主 | 2018-4-3 15:50 | 显示全部楼层 |阅读模式
各位大神好,最近我们产品硅麦在做静电测试时(测试条件:采用电池供电产品(2.75v),+—8KV,25次,每打一次,然后用静电刷扫一次)发生失效,经分析,不良位置多集中在OUT-和VDD端,并且多发生在PCB板中埋阻位置,关于静电的泄放路径有点想不明白?为什么总是这个断口发生不良?
| 2018-4-3 20:28 | 显示全部楼层
说明该回路是相对阻抗最低的。ESD防护除采用防护元件外,还要讲究PCB设计。
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式
我要创建版块 申请成为版主

论坛热帖

关闭

热门推荐上一条 /3 下一条

快速回复 返回顶部 返回列表