打印

用CPLD/VERILOG写串行FLASH,代码难度如何?

[复制链接]
1028|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
magic_yuan|  楼主 | 2015-3-19 20:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
各位大神,
   见如题,用CPLD/VERILOG写串行FLASH,代码难度如何? VERILOG初学者。
    应用中需要将一些数据写入串行FLASH,开机时调出数据,用于校准。
    开始考虑到难度大,准备多加一块ARM来做中间MCU ,成本是增加了。
   感谢啊!

相关帖子

沙发
zkf0100007| | 2015-3-20 08:39 | 只看该作者
SPI接口的么?难度一般吧
没必要加什么ARM了
如果用的XILINX的FPGA,实在不行加个PicoBlaze来实现SPI就比较简单了

使用特权

评论回复
板凳
magic_yuan|  楼主 | 2015-3-22 18:17 | 只看该作者
zkf0100007 发表于 2015-3-20 08:39
SPI接口的么?难度一般吧
没必要加什么ARM了
如果用的XILINX的FPGA,实在不行加个PicoBlaze来实现SPI就比较 ...

多谢大神,
  用的ALTERA的CPLD   EPM1270 ,不知道网上有没有专门的模块

使用特权

评论回复
地板
zkf0100007| | 2015-3-23 11:02 | 只看该作者
magic_yuan 发表于 2015-3-22 18:17
多谢大神,
  用的ALTERA的CPLD   EPM1270 ,不知道网上有没有专门的模块

搜索一下吧,SPI接口的代码是有的,拿过来消化改造一下

使用特权

评论回复
评论
magic_yuan 2015-3-23 18:24 回复TA
感谢! 
magic_yuan 2015-3-23 18:24 回复TA
感谢! 
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:发到3000帖时,生活大概完成了一种转折。

359

主题

2770

帖子

7

粉丝