- Verilog入门教材推荐 (0篇回复)
- Verilog HDL和VHDL的区别 (0篇回复)
- 例说Verilog和VHDL的区别，助你选择适合自己的硬件描述语言 (7篇回复)
- OrCAD Capture使用小技巧 (0篇回复)
- 使用Allegro的一些小技巧 (0篇回复)
- Cadence: 两个实用的快捷键 (12篇回复)
- AD中如何进行拼板 (11篇回复)
- cadence操作常用快捷键 (12篇回复)
- Altium Designer20 多层介绍 常用的几种 (12篇回复)
- 同步下降沿检测 (12篇回复)
- Vivado常见问题集锦 (0篇回复)
- VERILOG分配语句 (0篇回复)
- 2-4线译码器 (0篇回复)
- 3-8线译码器 (1篇回复)
- 四选一多路选择器 (1篇回复)
- SR触发器 (0篇回复)
- QUARTUS波形仿真教程 (2篇回复)
- HDL/XDC中设置综合属性 (8篇回复)
- VIVADO 综合属性 ASYNC_REG = “TRUE“ (1篇回复)
- AD PCB如何拼板 (2篇回复)
- Altium Designer 加**方法 (0篇回复)
- Altium Designer19 多层板设计 (2篇回复)
- 混合仿真方法及技巧 (4篇回复)
- Cadence电路原理图全部变成黄色如何解决？ (1篇回复)
- Cadence LVS检查配置文件错误 (0篇回复)
- 6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写 (2篇回复)
- verilog语言中模块的端口的输入类型 (1篇回复)
- KiCad 的 Git 差异工具 (6篇回复)
- PADS9.5中文使用教程 (36篇回复)
- 时序约束 (1篇回复)
- Vivado介绍 (5篇回复)
- Vivado IP核：FFT实验 (5篇回复)
- Vivado 调用IP核 (5篇回复)
- ISE工程移植到VIVADO (5篇回复)
- 三星流行手机电路图 (3篇回复)
- cadence操作常用快捷键 (1篇回复)
- Cadence电路原理图全部变成黄色如何解决？ (1篇回复)
- Cadence数模混合仿真方法及技巧 (5篇回复)
- inverter的版图验证 (6篇回复)
- 有哪些值得推荐的EDA工具？ (1篇回复)