21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › Verilog HDL代码书写规范
返回列表 发新帖我要提问

[Verilog HDL] Verilog HDL代码书写规范

[复制链接]
469|0
 楼主| gaochy1126 发表于 2020-12-24 21:40 | 显示全部楼层 |阅读模式
HDL代码, verilog, 代码书写规范, AC, 仿真

规范的目的是提高书写代码的可读性、可修改性、可重用性，优化代码综合和仿真的结

果，指导设计工程师使用VerilogHDL规范代码和优化电路，规范化可编程技术部的FPGA设计输

入，从而做到：①逻辑功能正确，②可快速仿真，③综合结果最优



本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1205

主题

11937

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部