ISE综合后得到的RTL图如何与硬件对应起来

发表于 2013-6-14 21:24

RT，ISE综合后得到的RTL图如何与硬件对应起来，怎么知道每个element的功能，怎么知道RTL图中每个模块的作用呢，总而判断综合后的电路是否与预期的一致？

初学，很拙计

那位大神世道怎么解读RTL图，还请多多指教一下，灰常感激

发表于 2013-6-14 23:12

RTL就是逻辑电路图,不过FPGA里面综合出来的图实在很大,我曾试图去看看自己用verilog写的逻辑,简单点的测试看的懂,到实战的时候基本看不懂了:'(

发表于 2013-6-15 15:53

那RTL图中常用的模块的作用是什么呢？
比如fdrs是带有复位与置位的触发器,and是与门，其他常用模块呢？

发表于 2013-6-17 15:26

不懂啊，求指教。

登录 · 发表于 2013-6-23 21:57

本帖最后由 gtat21 于 2013-6-23 21:59 编辑

28182900 发表于 2013-6-17 15:26
不懂啊，求指教。

估计猴版主看不上这个问题，一致没有理睬，伤心

@GoldSunMonkey
找了好久，终于解决了，

写在博客里，链接在图片里（没有权限发链接，只能发图片了，纯粹学习交流，斑竹不要删帖哦）：

可以看下