请教一个问题？晶体管是否要被击穿？

请教一个问题？晶体管是否要被击穿？
供电68V,三极管VCEO为Vceo=40V,   MOS的VDS=-20V
在输入为低电平，三极管和MOS没导通时候，
1.三极管会被击穿损坏吗？
2.三极管会被击穿损坏吗？

还得知道VCER值， 不过就你这个电路，即便VCER>68V，如果不能保证控制信号的稳定，击穿损坏概率依旧很大
所以最好是换VCEO>68V的NPN

3级管会击穿，但不会损坏。
莫司管可是要小心。

虽然Q3被击穿也不会损坏，但Q1可能关不断。

击穿的可能性很大

输入低电平的时候，可以把三极管当做稳压管来看。

串了100K，击穿也不会损坏，损坏的条件是击穿且有足够的能量烧坏这个PB结。
150V的NPN很好找呀，常用的5551就可以。

谢谢以上的老大指点，在输入为0的时候，无论是NPN的三极管，还是P沟道的MOS管，实际都没有导通，没有电流流过，这样的情况，我个人认为不会击穿。
在 输入为高电平后，三极管和MOS都导通，但是加载三极管CE之间的电压为0.3V 左右了。而MOS管到通知后，DS导通，基本压差就很小了。更不会击穿了。

xjc 发表于 2017-4-20 09:21
谢谢以上的老大指点，在输入为0的时候，无论是NPN的三极管，还是P沟道的MOS管，实际都没有导通，没有电流流 ...

“在输入为0的时候，无论是NPN的三极管，还是P沟道的MOS管，实际都没有导通，没有电流流过，这样的情况，我个人认为不会击穿。”

错。

maychang 发表于 2017-4-20 09:47
“在输入为0的时候，无论是NPN的三极管，还是P沟道的MOS管，实际都没有导通，没有电流流过，这样的情况， ...

为何错？？？

xjc 发表于 2017-4-20 09:57
为何错？？？

首帖提到三极管耐压。Vceo是三极管基极开路时集电极与发射极之间耐压。如果三极管基极与发射极短路，集电极与发射极之间耐压会比基极开路时高，但通常也高不到二倍。你的电路，输入为零时基极是经一支10k电阻与发射极联接，这种情况集电极与发射极之间耐压介于前面两种情况之间。
没有输入为零，集电极与发射极之间电压就可以承受任意电压而“没有导通，没有电流流过”的事情。
所以，你的三极管仍可能被击穿，而且击穿可能性很大。

厂家提供Vceo=40v参数的测试条件，是否输入=0?

68/110000=0.00061A 这点能量　能实现击穿么

在放一个稳定压管。。。。。钳制电压的话。。。。

“击穿”有两种，一是特性击穿，在VI特性可表达出拐头曲线。若不再深入下去，则可恢复。二是物理击穿，物质结构破坏，永不可逆。

三极管只要耐压够不容易击穿的；

MOS管部分设计有点问题，GS间至少加保护；

mmuuss586 发表于 2017-4-20 12:43
三极管只要耐压够不容易击穿的；

MOS管部分设计有点问题，GS间至少加保护； ...

怎么加个保护，？？？

jrcsh 发表于 2017-4-20 11:09
68/110000=0.00061A 这点能量　能实现击穿么

我觉得在截至的阶段，虽然接的是高电压，但是由于不是导通，所以不会击穿。。。

xjc 发表于 2017-4-20 13:58
我觉得在截至的阶段，虽然接的是高电压，但是由于不是导通，所以不会击穿。。。 ...

“但是由于不是导通，所以不会击穿”
导通时才不会被击穿！击穿一定发生在关断时！