cypress 有一篇**,写得是亚稳态的专题论文

[复制链接]
 楼主| McuPlayer 发表于 2009-5-18 23:04 | 显示全部楼层 |阅读模式
最好附上实例,用Verilog或VHDL都行
钻研的鱼 发表于 2009-5-18 23:08 | 显示全部楼层

异步时钟域,亚稳态是避免不了

  
patrick007 发表于 2009-5-18 23:45 | 显示全部楼层

re

我2年前第一个fpga项目的时候,还真查过这个(或者说学习过)。<br /><br />名字都上标题了,我找时间总结一下吧。<br />这样也可以督促一下我。<br /><br />我争取在周末结束前发到这里。<br />请给我一些时间。<br />这周公司的项目必须要出一些结果!我每天9点多才能回家。。。。<br />不光你们要加班&nbsp;:)
Fourier00 发表于 2009-5-19 00:17 | 显示全部楼层

顶一下,

顶一下,
Fourier00 发表于 2009-5-19 00:26 | 显示全部楼层

亚稳态是一种物理现象的名称

&nbsp;。亚稳态是一种物理现象的名称,它发生在一个事件试图取样[1](sample)另一事件的时候。亚稳态可以描述如下:假设一个信号在t&nbsp;=&nbsp;0时刻瞬间从0变为1,那么信号在t&nbsp;=&nbsp;0时刻的值究竟是多少?是0还是1,或者在两者之间?在亚稳态中,这个问题被定义的两个时刻回避了,分别是0-和0+。在t&nbsp;=&nbsp;0-时刻,规定信号的取值为0,t&nbsp;=&nbsp;0+&nbsp;时刻规定信号的取值为1。显然,0-&nbsp;=&nbsp;0&nbsp;-&nbsp;0,0+&nbsp;=0&nbsp;+&nbsp;0。注意,这仅仅是一个数学定义,如果你正在用实际的电路做同样的事,输出将有可能是逻辑0(0伏)或者逻辑1(5伏),或者是介于0&nbsp;~5伏中间的某个值。正如在数学中描述的一样,物理系统中一个事件取样另一个事件产生了不可预知的结果。不可预知性也就意味着另一个迹象——亚稳态很危险。
Fourier00 发表于 2009-5-19 00:27 | 显示全部楼层

剩下的就请patrick007来回答了

剩下的就请patrick007来回答了<br />......&nbsp;
 楼主| McuPlayer 发表于 2009-5-19 01:22 | 显示全部楼层

我每天的工作时间在12-16个小时

要是没有21IC这里可以透口气,怎么活下去啊
patrick007 发表于 2009-5-19 05:41 | 显示全部楼层

re

亚稳态分析<br />1,简介<br />2,亚稳态的形成机制<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;CMOS中的信息保存<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Hold/Setup&nbsp;时间的意义<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;亚稳态<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;复位的意义<br />3,限制亚稳态<br />4,ASIC中的亚稳态<br />5,FPGA中的亚稳态<br />6,一些专利<br /><br /><br /><br />一个结构,由于时间和能力的限制,第一个版本尽量这周末结束前写好,内容上可能会有些删减,不过我倾向于经过一段时间的讨论和学习,最后能尽量保证一个较高的质量。<br /><br />周三开始大概是瑞典一个什么节日,他们会放假,不过我因为是短期项目,还得继续去公司。<br /><br />发此贴也是督促一下自己。
 楼主| McuPlayer 发表于 2009-5-19 10:25 | 显示全部楼层

我比较想听的是“亚稳态的形成机制”

因为理论功底几乎是零,虽然能用一些方法避免亚稳态,但理解不透彻,找到问题的瓶颈自然吃力一些。
钻研的鱼 发表于 2009-5-19 22:21 | 显示全部楼层

cypress 有一篇**,写得是亚稳态的专题论文

个人还是想听听高见
Fourier00 发表于 2009-5-19 23:21 | 显示全部楼层

McuPlayer 发表于 2009-5-19 01:22

&nbsp;McuPlayer&nbsp;发表于&nbsp;2009-5-19&nbsp;01:22&nbsp;&nbsp;<br />你比我更猛,<br />patrick007&nbsp;要是将mos&nbsp;偶就不通了
patrick007 发表于 2009-5-20 06:01 | 显示全部楼层

re

写了一节半,连画图,带截图,要吐了。<br />后面应该还会再修改。争取周末发出。<br /><br />2,3章是最大的部分。其他有些地方会忽略或者合并。
patrick007 发表于 2009-5-21 19:49 | 显示全部楼层

re

基本已经完成。<br />目前的结构如下<br /><br />亚稳态分析<br />1,简介<br />2,CMOS中的信息保存<br />3,Hold/Setup&nbsp;时间的意义<br />4,亚稳态的产生<br />5,相同时钟域内的亚稳态------S/H时间违约<br />6,同步异步交界面的亚稳态<br />7,复位信号与亚稳态<br />8,总结<br /><br />会如期贴出来,因为还需要再看一下,所以具体哪天还不一定。<br />有大约12个图,可能我会先贴到我的blog上,msn&nbsp;space应该可以存图。。。。<br /><br />今天放假,公司没几个人,感觉轻松不少。
 楼主| McuPlayer 发表于 2009-5-21 21:43 | 显示全部楼层

别搞那么正式,要通俗化

如果这样,我早就看资料去了,还看你讲解作甚
patrick007 发表于 2009-5-21 22:05 | 显示全部楼层

re

网上全是通俗化。<br />中文的主要是两个版本。其他全是抄这两个版本的。<br /><br />看完之后也只是和看一篇娱乐新闻一样,没任何意义。。。。。。<br /><br />其实写这个东西,最大受益者是我自己。<br />该会的那些人,不用看,自己也会去研究。<br />不该会的那些人,下载,收藏了,也只是塞到了机器的某个角落里而已。<br /><br />所以说,靠别人告诉,靠混论坛,永远不是获得知识的主要手段。<br /><br />我会重新开博客,这是第一篇,后面可能会对其他有意义的问题进行探讨。
Fourier00 发表于 2009-5-21 23:15 | 显示全部楼层

patrick007

&nbsp;patrick007&nbsp;做无线?
patrick007 发表于 2009-5-21 23:19 | 显示全部楼层

re

不懂,只学过一点点最最基本的信道模型的课程。
Fourier00 发表于 2009-5-21 23:34 | 显示全部楼层

那asic的话应该有个方向啊

那asic的话应该有个方向啊
patrick007 发表于 2009-5-22 05:57 | 显示全部楼层

re

基带
Fourier00 发表于 2009-5-22 21:25 | 显示全部楼层

基带好啊,想接触接触,能否留个QQ

基带好啊,想接触接触,能否留个QQ
您需要登录后才可以回帖 登录 | 注册

本版积分规则

338

主题

7307

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部