新手园地

本版专家: NE5532, 木野臻, jjjyufan, dirtwillfly, gujiamao12345, yueguang3048

今日: 10|主题: 33204|帖子: 129354

1 ... 261 262 263 264265266 267 268 ... 831 / 831 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


Clock驱动单元的数量位置l代表什么？ ck TI Gating 过期账户 2018-9-10 14:42 0 238
在reort最恶劣的条件下的path delay中的late, 和max和设定OCV的derate的late是一个意思吗？ TE hd 白鹭hu 2018-9-10 14:40 0 191
这么多balance cell 是平衡哪组clock tree 导致的？能标注下吗 Balance ck 喷水壶 2018-9-10 14:38 0 479
Guided vs Routed 在log中找不到真实布线之前和之后的差别的信息 route 布线 Guided 社畜一枚 2018-9-10 14:36 0 367
Reducing clock tree power的过程 pow Power ck kaloulin 2018-9-10 14:34 0 384
没有找到use_estimated_routes_during_final_implementation 属性，怎么设置 CTS INA route ST 香菇选手 2018-9-10 14:32 0 467
我没有设定skew target，为什么报告里显示explicit？不应该是auto computed吗？ CTS target TE ic 棋王高手 2018-9-10 14:30 0 385
想问一下mali gpu对vulkan在hpc方面的支持情况 GPU pc hp 棋王高手 2018-9-10 14:28 0 315
做完ccopt_design -cts后打开ctd_win图与课件不一样 des Design win 无幻 2018-9-10 14:26 0 309
buffer unit delay 这个是什么，知道了这个信息有什么用？ buffer ni 白闻不如怡见 2018-9-10 14:24 0 229
buffer unit delay， max driving distance这两个怎么理解？ buffer distance driving 第十代火影 2018-9-10 14:22 0 478
什么做完ccopt_design -cts后插入的都是buffer buffer Design IO 第8号打板工 2018-9-10 14:20 0 300
为什么clock gate的latency会比较短？能画图解释下吗 TE ck 向日葵的武士 2018-9-10 14:18 0 204
CTS驱动尺寸选择：需要预先屏蔽驱动能力最大和最小的cell吗？然后从检查机制log文件中选择驱动能力最强的cell吗？ ce 求关注啊 2018-9-10 14:16 0 320
如何查看设置的NDR信息 des Design HC 没名字的人 2018-9-10 14:14 0 255
怎么区分哪些buffer/inverter是CTS插入的，哪些是原Verilog网表里的？ buffer INVERTER verilog 第十代火影 2018-9-10 14:12 0 463
怎么删掉NDR规则？命令大碴子味 2018-9-10 14:10 0 259
invert和buff混用 Lab 3月的尾巴 2018-9-10 14:08 0 176
set_ccopt_property 用法 property se INVERTER 无幻 2018-9-10 14:06 0 581
signoff阶段发现有些Corner/view下有20多个CTS TREE NET的MAX TRANS违反 NET view 求关注啊 2018-9-10 14:04 0 474
ctd_win看不到其他时钟结构 win 时钟 CAN roucun 2018-9-10 14:02 0 247
取消选中的instance颜色显示 AN ce ST 稻花香1号 2018-9-10 14:00 0 331
ccopt如何把多个时钟放到一个skew group里 Group 时钟肉坨坨 2018-9-10 13:58 0 635
做CTS delay corner 应该怎么选取，选best，还是worst，还是两个corner 迭代做？ ST RS 哈金 2018-9-10 13:56 0 496
问老师 ISO rule中 -clamp_value 0/1是什么意思? ISO 博斯 2018-9-10 13:54 0 366
请问老师，path delay是啥意思？向量 hd 香菇选手 2018-9-10 13:52 0 383
dft memory bist memory ST 冰糖炖雪梨 2018-9-10 13:50 0 263
如何理解MBIST的sharebus概念？ Share ST mb 第三章 2018-9-10 13:48 0 1692
lookup table table BLE 第8号打板工 2018-9-10 13:46 0 223
Fix_drv的问题 ck target TE 电子学长 2018-9-10 13:44 0 227
如果发现时钟分叉过早,该怎么处理? 时钟爱德华复制手 2018-9-10 13:42 0 320
基于Anchor Driver的CTS,是不是clock source点先到达这个anchor再开始CTS driver source ck kaloulin 2018-9-10 13:40 0 338
anchor的clock tree结果变成这样还有意义吗？ ck AN root 白鹭hu 2018-9-10 13:38 0 275
为什么要先用ecoAddrepeter 来加anchor driver? ADDR driver Peter 白板就是这个 2018-9-10 13:36 0 406
怎么用CTD 界面选中一条时钟树路径呢？只能选择一段一段的时钟时钟树王将 2018-9-10 13:34 0 264
为什么multi source group 不需要锁定增加的四个instance吗 Group Multi source 王将 2018-9-10 13:32 0 294
插入的anchor的clock tree还是一样的，不知道错在哪一步？ AN ck ADDR スモモ 2018-9-10 13:30 0 227
anchor driver 和guide buffer是一回事吗？ buffer driver guide 白板就是这个 2018-9-10 13:28 0 458
修正hold violation的简要流程 vi TI IO 一片混沌 2018-9-10 13:26 0 205
请问能讲解下吗 IO setup vi 白板就是这个 2018-9-10 13:24 0 263