今日: 3|主题: 14222|帖子: 104375 收藏 (179)
modelsim仿真 attach_img
2022-11-23 08:54 0 1866
[FPGA] Xilinx Zynq-7000系列XC7Z035/XC7Z045高性能SoC处理器评估板PS端ETH RJ45接口 attach_img
2022-11-19 19:00 0 1895
[verilog] 请教高手 wire类型变量条件下如何赋值
2022-11-18 12:29 0 1717
[FPGA] P5652(A10)核心板用户手册及使用说明 attach_img
2022-11-16 10:14 0 2347
UD PCIe-402 全国产化信号处理模块(配套FMC子卡) 新人帖 attach_img
2022-11-14 21:06 0 1758
[FPGA] 10M16DAF484I7G FPGA 现场可编程门阵列
2022-11-11 10:33 0 1614
[VHDL] 关于XILINX的BRAM_SDP_MACRO参数INIT_FILE的疑问
2022-11-5 13:28 0 1957
[FPGA] ov6946那点破事,出图了。 新人帖 attach_img
2022-10-22 17:19 0 1971
[FPGA] FCBGA的国外视频- 精密除尘段例 新人帖
2022-10-18 14:39 0 1819
[FPGA] 易灵思Ti60 FPGA专题(1)-器件和需求介绍 attach_img
2022-10-12 16:08 0 2314
dfx_controller_v1_0::format_bin_for_icap使用异常
2022-10-12 11:55 0 2838
[FPGA] 基于数百费用技术支持ACTEL FPGA代码设置与编译
2022-10-11 21:33 0 2195
[modelsim] 读取数据并显示的问题 attach_img
2022-10-8 18:37 0 1864
[modelsim] for循环仿真问题 attach_img
2022-10-7 20:53 0 2117
[CPLD] CPLD驱动MAX7219的问题
2022-10-7 17:03 0 1981
[modelsim] 仿真VCD文件系统任务的问题 attach_img
2022-10-6 21:26 0 1869
[FPGA] Lattice Crosslink-NX FPGA用于图像采集桥接和图像处理的应用总结
2022-10-5 20:48 0 2063
[CPLD] CPLD驱动小灯仿真问题
2022-10-5 03:45 0 1731
UART 控制器里的 False start bit detection 是如何实现的?
2022-9-18 16:38 0 1856
USB上位机开发 新人帖
2022-9-15 19:12 0 1968
case语句和if语句
2022-8-24 12:10 0 1950
[FPGA] Aurora8B10B IP使用 - 收发测试应用示例 attach_img
2022-8-22 19:31 0 2128
[FPGA] Aurora8B10B IP使用 - IP例程应用实例 attach_img
2022-8-22 09:48 0 2016
[FPGA] Aurora8B10B IP使用 - IP配置应用指南 attach_img
2022-8-20 16:38 0 2103
[FPGA] 手把手教你在FPGA上运行一个ARM Cortex-M3软核 attach_img
2022-8-17 22:44 0 2097
[FPGA] Xilinx Zynq-7015 SoC工业级核心板 SOM-XQ7Z15 Cortex-A9 + Artix-7 attach_img
2022-8-17 19:28 0 2012
[FPGA] 请问一下Xilinx 的GTX/GTP接口的差分对走线特性阻抗是多少?
2022-8-16 18:33 0 2040
[FPGA] 利用IBERT IP核实现GTX收发器硬件误码率测试实例 新人帖 attach_img
2022-8-13 15:05 0 1703
[FPGA] Aurora8B10B IP使用 - IP功能设计技巧 attach_img
2022-8-9 14:41 0 1947
[FPGA] 原创 参赛作品分享-基于PYNQ的智能垃圾分类箱 新人帖 attach_img
2022-8-8 12:32 0 832
[FPGA] FPGA上电工作一段时间电源会短路 新人帖
2022-8-6 12:10 0 750
海振远科技
2022-8-5 09:39 0 1245
[FPGA] 明德扬FmcAd9144 产品说明书 attachment
2022-8-4 15:13 0 994
帮我看下这个代码有什么问题?为什么读不出高16位
2022-7-25 18:17 0 1024
[verilog] 3—8译码器仿真错误 新人帖
2022-7-20 00:36 0 1242
[FPGA] Xilinx ZU19eg attach_img
2022-7-13 23:03 0 1261
[FPGA] 求熟悉xilinx zynq 开发兼职 新人帖
2022-7-11 15:11 0 1068
角色转变 新人帖
2022-6-30 16:06 0 1045
请教下,使用Quartus中除法器IP核,速度怎么这么快?
2022-6-27 09:10 0 1649
[Quartus] Q ii9.0安装到WIN10后出现错误,无法运行Q ii9.0
2022-6-15 17:48 0 1919
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则