今日: 0|主题: 33049|帖子: 128615 收藏 (403)
问一下集成ETM时,ETM的总线接口接哪儿呢?
2018-9-8 17:58 0 229
是否有高速debug接口设计方面的建议?
2018-9-8 17:56 0 183
如果使用design start 做soc design start包中都有哪些比较不错的IP可以用
2018-9-8 17:54 0 152
如果外设也访问 mem,那外设和 D 总线的优先级哪个高哪?
2018-9-8 17:52 0 115
有什么办法让咱们的cm3 SoC运行python么?还是必须移植呢
2018-9-8 17:50 0 193
在使用m3设计soc时,可以只使用指令总线么?
2018-9-8 17:48 0 144
m3 soc系统有必要做system ram 吗
2018-9-8 17:46 0 302
多核CPU的握手怎么处理?多核CPU可以通过一个JTAG/SW口同时调试2个CPU吗?
2018-9-8 17:44 0 229
能介绍下Neon吗?跟FPU有什么异同?
2018-9-8 17:42 0 160
不同厂家基于一个cortex~m架构,设计出的芯片有哪些区别?
2018-9-8 17:40 0 135
boot程序需要把所有中断处理程序写进去吗
2018-9-8 17:38 0 219
关于多核mcu,类似M4加M0,M7+M4,总线架构上如何设计
2018-9-8 17:36 0 111
cortex m0没有vtor寄存器,m3就有,这样设计m0的时候怎么重定向irq
2018-9-8 17:34 0 325
用design start环境来设计ARM的SOC优势在哪里?需要付费么?
2018-9-8 17:32 0 155
与debug相关的PPB总线怎么设计?直接放在互联矩阵中,还是独立设计?
2018-9-8 17:30 0 178
I,D,S 总线访问 mem 的优先级有什么讲究吗
2018-9-8 17:28 0 116
boot是拿汇编写吗?
2018-9-8 17:26 0 131
Cortex-A7 下neon vld指令受memory/cache影响的探讨
2018-9-8 17:24 0 262
关于aarch64 NEON的加载指令
2018-9-8 17:22 0 204
请问下:对市面上的ARM SOC芯片,如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号?
2018-9-8 17:20 0 241
请问下:ARM SOC中的ROM(TEE信任根)
2018-9-8 17:18 0 145
Cortex-M4汇编函数参数传递
2018-9-8 17:16 0 257
关于带有FPU的ARM与DSP的浮点运算能力对比问题。
2018-9-8 17:14 0 237
在编译器中使能了neon(-mfpu=neon)之后,还能同时使用fpu计算64bit浮点吗?
2018-9-8 17:12 0 218
uVisor安全机制
2018-9-8 17:10 0 231
[PMU]Cortex-A53 使用AArch32 Kernel, 可以直接使用Linux Kernel自带的arm,cortex-a7-pmu吗?
2018-9-8 17:08 0 336
请问andoid 是否支持isolcpus将arm的某个核隔离?
2018-9-8 17:06 0 176
ARM Cortex M3的Debug问题
2018-9-8 17:04 0 198
Arm 各个exception level 都可以访问 sp_el0, 这么做的原因是什么?
2018-9-8 17:02 0 198
keil编译stm32程序,将函数放到RAM中不能跳转执行。请指点一下。
2018-9-8 17:00 0 213
ARMv8中的Non-cacheable transaction
2018-9-8 16:58 0 380
Mbed OS启动问题
2018-9-8 16:56 0 235
请教下:ARM推荐的手机SOC的TEE ROM容量一般是多少?谢谢。
2018-9-8 16:54 0 127
请教下:手机SOC内的ARM TrustZone技术, 可以对FLASH划分安全区和普通区吗?
2018-9-8 16:52 0 199
请教下:目前手机SOC内TEE ROM中的firmware,是否都是使用ARM trusted firmware?
2018-9-8 16:50 0 168
debug
2018-9-8 16:48 0 209
请教下如何给树莓派3B加入ACPI支持
2018-9-8 16:46 0 254
mali gpu 与opencl相关的几个问题
2018-9-8 16:44 0 410
使用scatter文件怎样指定编译时__ARM_common的位置
2018-9-8 16:42 0 315
请教:DDR3内存的RESET初始化信号,是否是由ARM CPU软件控制DDR3内存控制器输出的?见内。谢谢。
2018-9-8 16:40 0 371
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则