STM32F10xx时钟系统框图：时钟是整个系统的脉搏

只看该作者 · 2007-12-26 22:46

下图是STM32F10xx时钟系统的框图，通过这个图可以一目了然地看到各个部件时钟产生的路径，还可以很方便地计算出各部分的时钟频率。

STM32的四个时钟源(HSI、HSE、LSI和LSE)也在图中标出；图中间的时钟监视系统(CSS)是在很多ST7的单片机中就出现的安全设置。

图的右边，输出定时器时钟之前有一个乘法器，它的操作不是由程序控制的，是由硬件根据前一级的APB预分频器的输出自动选择，当APB预分频器的分频因子为1时，这个乘法器无作用；当APB预分频器的分频因子大于1时，这个乘法器做倍频操作，即将APB预分频器输出的频率乘2，这样可以保证定时器可以得到最高的72MHz时钟脉冲。

2万 · 2007-12-26 23:01

谢谢指教~~~

俺正在预习~~~

只看该作者 · 2007-12-26 23:45

记得启动CSS前要：
  /* Enable Clock Security System(CSS) */
  RCC_ClockSecuritySystemCmd(ENABLE);

代码放到RCC_IRQHandler中断中，

/* This interrupt is generated when HSE clock fails */
  if (RCC_GetITStatus(RCC_IT_CSS) != RESET)
  {
    /* At this stage: HSE, PLL are disabled (but no change on PLL config) and HSI is selected as system clock source */

    /* Enable HSE */
    RCC_HSEConfig(RCC_HSE_ON);

    /* Enable HSE Ready interrupt */
    RCC_ITConfig(RCC_IT_HSERDY, ENABLE);

    /* Enable PLL Ready interrupt */
    RCC_ITConfig(RCC_IT_PLLRDY, ENABLE);

    /* Clear Clock Security System interrupt pending bit */
    RCC_ClearITPendingBit(RCC_IT_CSS);

    /* Once HSE clock recover, the HSERDY interrupt is generated and in the RCC ISR routine the system clock will be reconfigured to its previous state (before HSE clock failure) */
  }

hotpower在另外的帖子里问得需要指示，可以通过这个函数RCC_GetITStatus(RCC_IT_CSS)得到。上面的中断服务程序作用在最后的说明有解释。