兄弟们看看，还有哪些地方需要改进的！

只看该作者 · 2009-8-4 13:18

猜猜主CPU是啥？看谁有眼力了！

2万 · 2009-8-4 13:48

放大基本没用，我早就点过看过拉，基本没有放大。

只看该作者 · 2009-8-4 14:26

主芯片逆时针旋转45度并且往左移动,右上角芯片放下来

2万 · 2009-8-4 14:34

还是不清楚，只能凭感觉大致画出了几个地方

只看该作者 · 2009-8-4 14:39

这回图不小了吧

只看该作者 · 2009-8-4 14:57

具体说说，小叶！

只看该作者 · 2009-8-4 15:20

vwwj ，主芯片逆时针旋转45，不可取，连45度的排阻都要改成90度放置，我是卖水果的！喜欢摆齐了！
小叶，你的截图4，那两条电源线，的确画得不好，改。但是，RX+,RX-.差分信号呀，我希望他们尽量等长。

2万 · 2009-8-4 15:29

按照你补的图的顺序说，第一个是Y3晶体：

从图看，你使用了3*8或者2*6的小晶体，但它的两个焊盘间距比较小，也许你套用的是标准封装，但在实际使用中，这个标准的间距偏小，焊接的时候比较容易发生连点。
你同时在PCB下面放了一个大面积的铜皮，你可能是想把OSC贴着PCB装配，但因为3*8或者2*6体积比较小，所以工人在折弯OSC引脚时候，很容易将引脚折成和OSC外壳相碰，造成生产直通率下降。
所以，针对3*8或者2*6的晶体，我一般建议直立焊接或者直接使用SMD的晶体，如果你实在想卧倒的话，则拉长引脚折弯的位置，并把铺地的地方去掉一块阻焊剂，这样你的OSC外壳才好和GND挂锡，另，OSC的两个焊盘位置手工改宽一点。
另外，你的两个谐振电容和OSC也比较挤。

2万 · 2009-8-4 15:40

你的第二个图把底层给去掉了，呵呵，
我个人建议，一般在IC焊接面下面放置尽量足够大的铺地，但你把这个GND放到了底层，如果IC的IO需要用通孔连接到背面，尽量在IC的封装外先放通孔，然后在背面走线，你现在正好相反，而且还围着IC的封装四边放了一圈不知道干什么用的连线，最终在顶层上不能出现这个铺地，这个铺地的作用有很多，第一个肯定是加大了铺地面积，因为IC在顶层，IC的GND和这个铺地连接在一起，可以保证针对这个IC来说的GND电平稳定，第二是散热，PCB板材本身的导热速度远远不能和铜层相比，第三，其实这样一般更方便走线。

2万 · 2009-8-4 15:42

第三个图和第二个图有同样的问题，同时你白打了两个通孔，那个最中间的线完全可以在底层直接连起来，又何必再弄出两个孔？

2万 · 2009-8-4 15:46

第四个图：你板边缘进来电源，看你那一排通孔的地方，应该是GND层转换到背面，但你那里放无数的通孔也没用，因为前面的红色线就那么粗，木桶理论在此成立。

而且从那通孔的颜色看，你还是使用了未加阻焊剂的过孔，建议你以后尽量使用带阻焊剂的过孔。

只看该作者 · 2009-8-4 16:03

AT91sam9260

只看该作者 · 2009-8-4 16:11

本帖最后由 vwwj 于 2009-8-4 16:14 编辑

很明显你的两片SDRAM在上面的线极短,右面的线极长因此主芯片逆时针45度刚好
而且主芯片逆时针45度,右上角芯片放下来,他们的连线至少缩短一半

只看该作者 · 2009-8-4 16:39

问题一个个说吧，
1：晶振的问题，SMD的无源晶振，外壳是塑料的，对外辐射大。另外，我画的晶振还有引脚3，是可以直接将外壳焊接到PCB上的。
2：这是个实验板，是我自己玩的，如果芯片下面敷地，想焊下来，就难了。哈哈，一个片子也要50多呀。另外，我尽量将所有的线，都画在了顶层，就是想尽量保证背面敷地的完整。
3：两个通孔的事儿，是这样的，以前敷地的时候，都是设置在12mil，这样，背面的两个电容，电容之间，也可以包地，尽量减小地平面的裂痕，但是最终敷地的时候，采纳了别人的建议，敷地的时候，都是设置在20mil，你看一下，我的那两个20针的插座，焊盘都改成椭圆的了，就是为了减小地平面上的裂痕，敷地的时候，看到了电容之间的空白，也懒得改了。
4：关于白打了两个通孔，我不是这样认为的，我一方面希望，每条电源线和地线，都是相伴相随的，尽可能吧，在就是尽量减小地平面的阻抗，尽量让每一部分电路，都有自己的回路，直接回流到地平面，减小地线的回路阻抗，因为VCC上面并联电容的存在，即便是同一条线，流过的电流，大小也不一定是同样的，对吧！
通孔加助焊剂，这个以后注意，一定加。

只看该作者 · 2009-8-4 16:45

sharp1030，你是可乐？

2万 · 2009-8-4 16:51

每条电源线和地线，都是相伴相随？！

谁规定的？呵呵，还没听说有此要求！你自己理解的把？！

VCC和GND一样，都要求尽量降低阻抗，GND可以通过大面积和通孔实现，但VCC只能是通过合理走线和巧妙布局实现。

从来没人要求过应该把VCC和GND成对走线。

SMD的无源晶体并不是你所说的是塑料壳体的，呵呵，即使是塑料壳体的，也必须达到足够的绝缘等级，你的引脚3，没有看出来去除阻焊层的效果，所以我就以为不能焊接拉。
背面铺GND在怎么完整也没有，要注意铺GND中那些降低GND层阻抗的短板部分，转到背面后造成需要通过通孔把GND引到背面，显然没有从PIN直接接在GND好勒。

2万 · 2009-8-4 16:53

你的很多走线是采用的串接的方式，呵呵，思考一下这样有什么弊端没有？

2万 · 2009-8-4 16:54

一般巴掌上有5个指头，但如果5个指头是串着的话，这个巴掌估计很难使用。

只看该作者 · 2009-8-4 17:03

这回看到了吧，我觉得，发图，带阻焊层，太乱！

只看该作者 · 2009-8-4 17:13

VCC和GND成对走线，这个很多资料上都有的呀，实际上，就是为了减少天线效应，VCC与地围成的面积越小越好，当然，如果顶层敷地的话，就不需要这样了，但是对于这样的电路，哪有地方敷地呀！
对于你说的，注意铺GND中那些降低GND层阻抗的短板部分，转到背面后造成需要通过通孔把GND引到背面，显然没有从PIN直接接在GND好勒。我想问一下，你是咋画的？我是一直这么画的，就算是画4层板，也是顶层走信号线呀，不可能顶层敷地的。基本上都是地引脚直接拉出来，接到地平面

兄弟们看看，还有哪些地方需要改进的！

技术奇才奖章

缘定三生

精英会员奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

突出贡献奖章

湍急之河流

以坛为家