打印

晶振调试问题

[复制链接]
1390|33
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lizye|  楼主 | 2017-8-5 23:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
原代码:
WDTCTL = WDTPW+WDTHOLD;                   // Stop WDT
  
  PMAPPWD = 0x02D52;                        // Enable Write-access to modify port mapping registers
  P4MAP7 = PM_MCLK;
  PMAPPWD = 0;   
UCSCTL3 |= SELREF_2;                      // Set DCO FLL reference = REFO
  UCSCTL4 |= SELA_2;                        // Set ACLK = REFO  *********

  // Increase Vcore setting to level1 to support fsystem=12MHz
  // NOTE: Change core voltage one level at a time..
  //SetVcoreUp (0x01);
  // Initialize DCO to 12MHz  
  __bis_SR_register(SCG0);                  // Disable the FLL control loop
  UCSCTL0 = 0x0000;                         // Set lowest possible DCOx, MODx
  UCSCTL1 = DCORSEL_5;                      // Select DCO range 24MHz operation
  UCSCTL2 = FLLD_1 + 374;                   // Set DCO Multiplier for 12MHz
                                            // (N + 1) * FLLRef = Fdco
                                            // (374 + 1) * 32768 = 12MHz
                                            // Set FLL Div = fDCOCLK/2
  __bic_SR_register(SCG0);                  // Enable the FLL control loop
  // Worst-case settling time for the DCO when the DCO range bits have been
  // changed is n x 32 x 32 x f_MCLK / f_FLL_reference. See UCS chapter in 5xx
  // UG for optimization.
  // 32 x 32 x 12 MHz / 32,768 Hz = 375000 = MCLK cycles for DCO to settle
  __delay_cycles(375000);

  // Loop until XT1,XT2 & DCO fault flag is cleared
  do
  {
    UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);
                                            // Clear XT2,XT1,DCO fault flags
    SFRIFG1 &= ~OFIFG;                      // Clear fault flags
  }while (SFRIFG1&OFIFG);                   // Test oscillator fault flag

该代码调试是可以通过的,
但是,上述代码中其他寄存器的配置都不变
我仅改动  UCSCTL4 为
UCSCTL4 |= SELA_2+SELM0+SELM1+SELS0+SELS1;      // Set ACLK = REFO MCLK =SCLK=DCOCLK =12MHz

就通过不了

相关帖子

沙发
lizye|  楼主 | 2017-8-5 23:44 | 只看该作者
一直在
do
  {
    UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);
                                            // Clear XT2,XT1,DCO fault flags
    SFRIFG1 &= ~OFIFG;                      // Clear fault flags
  }while (SFRIFG1&OFIFG);                   // Test oscillator fault flag
循环中出不来,想问下大虾门是何原因?

使用特权

评论回复
板凳
zhaoxqi| | 2017-8-5 23:46 | 只看该作者
你在哪看到的

使用特权

评论回复
地板
zhanghqi| | 2017-8-5 23:47 | 只看该作者

使用特权

评论回复
5
lizye|  楼主 | 2017-8-5 23:49 | 只看该作者
我修改时参照资料的

使用特权

评论回复
6
zhenykun| | 2017-8-5 23:51 | 只看该作者
看下你的外接晶振的啊,XT2IN /XT2OUT是需要外接高频晶振的才可起振的,在XTIN/XTOUT外接低频晶振也是可以起振的

使用特权

评论回复
7
wyjie| | 2017-8-5 23:53 | 只看该作者
所以说,楼主看下你的外部晶振是怎样接的,然后在就这程序的调试一下的,应该是可以跳出这个while循环的

使用特权

评论回复
8
yszong| | 2017-8-5 23:55 | 只看该作者

可能是硬件电路问题   晶振这一块焊接一定要注意   烙铁头停留时间不能过长   底层驱动这块   一定要选择好合适的时钟源  

使用特权

评论回复
9
dengdc| | 2017-8-5 23:59 | 只看该作者

嗯,同时在循环式注意不能出现死循环

使用特权

评论回复
10
aspoke| | 2017-8-7 16:36 | 只看该作者
低速晶振32768Hz?

使用特权

评论回复
11
232321122| | 2017-8-7 16:36 | 只看该作者
遇到问题就查找datasheet

使用特权

评论回复
12
ghuca| | 2017-8-7 16:37 | 只看该作者
晶振用的是16M晶振?还是32768Hz的晶振?

使用特权

评论回复
13
htmlme| | 2017-8-7 16:37 | 只看该作者
换个晶振试试。

使用特权

评论回复
14
soodesyt| | 2017-8-7 16:37 | 只看该作者
晶振加相匹配的电容没?

使用特权

评论回复
15
mnynt121| | 2017-8-7 16:38 | 只看该作者
P7SEL   |= 0x03;
P5SEL   |= 0x0C;
UCSCTL6 &= ~XT2OFF;
UCSCTL3 |= SELREF_0;
UCSCTL4 |= SELA__XT1CLK;                       
do{
UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + XT1HFOFFG + DCOFFG);
SFRIFG1 &= ~OFIFG;
}while (SFRIFG1&OFIFG);
UCSCTL6 &= ~XT2DRIVE0;
UCSCTL4 = SELA__XT1CLK + SELS__XT2CLK + SELM__XT2CLK;

使用特权

评论回复
16
plsbackup| | 2017-8-7 16:38 | 只看该作者
在XT2IN和XT2OUT引脚上吗?

使用特权

评论回复
17
kmzuaz| | 2017-8-7 16:39 | 只看该作者
不接外接晶振就只能用DCO了

使用特权

评论回复
18
qiufengsd| | 2017-8-7 16:39 | 只看该作者
晶振的电容也换成30P的

使用特权

评论回复
19
aspoke| | 2017-8-7 16:40 | 只看该作者
低速晶振32768Hz直接接到晶振接口上,不需要匹配电容。

使用特权

评论回复
20
232321122| | 2017-8-7 16:40 | 只看该作者
AVss脚连接的是哪里?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

852

主题

9757

帖子

2

粉丝