一般差分adc多用在高速或低速但高共模的情况下，高速时候差分adc更多是为了达到更好的差分阻抗匹配，减小共模噪声，因为在高速情况下，共模干扰更多的是由于阻抗不匹配而引入的。你的这个属于低速adc，他的pdf中也有说明“This provides excellent common-mode rejection of 80dB at 50kHz which is important in high noise environments.”而在低速时候，共模干扰更多是在共地回路的电流噪声，在一般的非差分adc中，低端一般只有一个pin接地，那么多个adc输入端在S/H切换时候，会有较大的电流产生（相对于稳态时候），这些电流通过公共的低端返回时候，就会产生地弹噪声。而影响相邻的通道。即使你现在没有很高的共模电压，那也是差分接法效果更好，不过那个差分负端不建议全部并接在一起接地，而是最好从每个输入信号附近取输入信号的地和差分正一起接过来，等长要求不太重要，这样效果会好很多，adc在很多时候不是仅仅要能测量出，而是要测量准，稳定，噪声小，有时候好的电路设计和pcb设计比选好的芯片更重要。呵呵
楼主
标题置顶
标题高亮
