MOS管GS并电容怎么抑制米勒效应的？

只看该作者 · 2018-3-9 16:08

产生米勒效应的原理我懂，如何抑制我知道一个办法，就是加大驱动电压或减小限流电阻，以增大输入电容的充电电流。不过，GS两端并一个小电容是怎么实现抑制米勒效应的？还请大神告知，谢谢了。

2万 · 2018-3-9 16:52

漏极和栅极之间有一个分布电容，都是这个电容作怪。
栅极电压上升，漏极电压下降，由于电容耦合，栅极电压会下降，导致漏极电压又不能快速下降。
并联电容，可以减少影响，同时要求驱动电路的驱动能力要比较大才可以。

只看该作者 · 2018-3-9 17:27

漏极栅极中间的电容，加一个驱动模块

3万 · 2018-3-9 17:35

“GS两端并一个小电容是怎么实现抑制米勒效应的？”
前所未闻。
谁说的？

2万 · 2018-3-9 17:42

这个谈不上叫“抑制”，因为人家根本没变！

1万 · 2018-3-9 18:28

自举机理，可以克报一部分的负反馈，提升带宽。具体要看电路结构，引入正反馈。

只看该作者 · 2018-3-9 18:56

我觉得加了这个电容之后，会延长MOS的开通时间，增大开通损耗啊。

maychang版主说这个电容其实不能抑制米勒效应，那并联这个电容的作用又是什么呢？

二楼的大神gx_huang说的我没太懂。

上面两个电路的区别就是C1的容值一个是1nf，一个是42nf，不过平台时间明显是42nf的时间短。这又说明了电容大些，平台时间短？

只看该作者 · 2018-3-9 18:58

maychang 发表于 2018-3-9 17:35
“GS两端并一个小电容是怎么实现抑制米勒效应的？”
前所未闻。
谁说的？ ...

请maychang版主帮忙解释下。谢谢了。

2万 · 2018-3-9 19:38

zzgezi 发表于 2018-3-9 18:56
我觉得加了这个电容之后，会延长MOS的开通时间，增大开通损耗啊。

maychang版主说这个电容其实不能抑制米 ...

那个“米勒平台”，是由于MOS的寄生电容Cgd和驱动源内阻构成的“微分电路”对MOS的漏源电压的近似“线性变化”的响应（驱动脉冲已越变）。由于并联了一个较大的电容，致使那个平台看似不太明显而已。

3万 · 2018-3-9 19:47

zzgezi 发表于 2018-3-9 18:56
我觉得加了这个电容之后，会延长MOS的开通时间，增大开通损耗啊。

maychang版主说这个电容其实不能抑制米 ...

后一图，电容C1为42nF(不小的数值)，R5为10Ω，RC时间常数约0.4us。R5C1构成一阶低通电路。所谓“米勒平台”时间短，我认为是由于C1两端电压上升比前一图缓慢，导致那个“米勒平台”看上去不明显。
这个一阶低通对输入脉冲上升沿的延迟很明显，后一图比前一图漏源极电压曲线差不多延迟了0.2us。

只看该作者 · 2018-3-10 09:02

本帖最后由 zzgezi 于 2018-3-10 09:03 编辑

maychang 发表于 2018-3-9 19:47
后一图，电容C1为42nF(不小的数值)，R5为10Ω，RC时间常数约0.4us。R5C1构成一阶低通电路。所谓“米勒平 ...

谢谢maychang老爷子，我还是没有搞清楚，
1、并联这个电容的好处是什么？前面有大神讲了，我还是不懂。
2、我看以前的帖子，有网友说是为了“防止关断时因米勒电容影响出现的漏极电压塌陷”，这个说法对吗？“漏极电压塌陷”又是什么意思？

3万 · 2018-3-10 09:22

zzgezi 发表于 2018-3-10 09:02
谢谢maychang老爷子，我还是没有搞清楚，
1、并联这个电容的好处是什么？前面有大神讲了，我还是不懂。
2 ...

我不知道“防止关断时因米勒电容影响出现的漏极电压塌陷”是什么意思。
米勒电容，或者说米勒效应，仅在管子处于放大状态时存在，若管子已经关断，米勒电容即不复存在。“关断时”可能是指管子开关工作时的关断过程，这个过程中米勒电容存在，但“漏极电压塌陷”仍然不知道是什么意思。

3万 · 2018-3-10 09:24

zzgezi 发表于 2018-3-10 09:02
谢谢maychang老爷子，我还是没有搞清楚，
1、并联这个电容的好处是什么？前面有大神讲了，我还是不懂。
2 ...

“并联这个电容的好处是什么？前面有大神讲了，我还是不懂。”
依我看，并联这个电容什么好处也没有。

只看该作者 · 2018-3-12 08:42

maychang 发表于 2018-3-10 09:24
“并联这个电容的好处是什么？前面有大神讲了，我还是不懂。”
依我看，并联这个电容什么好处也没有。 ...

抗干扰啊我的哥干扰一般以电压形式出现，而MOS管又是压控器件。

3万 · 2018-3-12 09:33

6688hyc 发表于 2018-3-12 08:42
抗干扰啊我的哥干扰一般以电压形式出现，而MOS管又是压控器件。

抗干扰，不是这么个抗法。

只看该作者 · 2018-3-12 09:36

学习学习

2万 · 2018-3-12 10:41

NMOS栅极前面串联小电阻、并联电容，对改善导通和截止的波形有帮助的。
前提是前级的驱动电路的驱动能力要比较强，毕竟电容负载加大了。
从波形看，导通过程或者截止过程，出现反复的程度大大减轻了，开和关变得干脆了。
随便找了一个NMOS，看参数，输入电容2000PF，输出电容500PF，反馈电容200PF。
如果我们在输入并联一个1000PF，似乎作用不大，实际作用很大的。由于不了解NMOS的内部原理，也不去深究了。

1万 · 2018-3-12 15:29

即使加电容，也是并联加在R5上吧？

只看该作者 · 2018-3-13 08:34

maychang 发表于 2018-3-12 09:33
抗干扰，不是这么个抗法。

求教大神该如何抗干扰 MOS管的G极

3万 · 2018-3-13 09:52

6688hyc 发表于 2018-3-13 08:34
求教大神该如何抗干扰 MOS管的G极

这个说起来就长了，没有简单的接入一个元件就见效的办法。
首先从驱动电路到MOS管的距离要尽量近，联接线要短。这是对14楼所说“干扰一般以电压形式出现”而采取的措施。
其次驱动电路输出阻抗必须足够小，不过这一点往往无须担心，17楼说过“前级的驱动电路的驱动能力要比较强”，现在的驱动芯片，输出阻抗都足够低。
如果采取上述两项措施后MOS管仍会受干扰，那么这个干扰可说非常强大，必须从机械结构上改进，例如整个开关电源加良好的金属屏蔽。不过，通常开关电源均有金属屏蔽(为了EMI)，所以通常仅仅是改进金属屏蔽，例如金属盒各壁良好联接。
开关电源受干扰，通常不是在MOS管输入端，而是市电输入端和电源输出端。

MOS管GS并电容怎么抑制米勒效应的？

相关帖子

技术高手奖章

常驻人口

晶莹之水滴

核心会员奖章

坚毅之洋流

十世金身

技术领袖奖章

技术导师奖章

技术奇才奖章

沉静之湖泊

七世轮回

突出贡献奖章

荣誉元老奖章

无冕之王奖章

缘定三生

社区建设奖章

湍急之河流