21ic电子技术开发论坛 › 已关闭版块 › 恩智浦MCU论坛 › imx6q ECSPI2从模式通过中断接受数据异常
返回列表 发新帖我要提问

[i.MX] imx6q ECSPI2从模式通过中断接受数据异常

[复制链接]
1087|0
 楼主| hwx628 发表于 2019-1-17 14:09 | 显示全部楼层 |阅读模式
imx6q, spi, ST, AN, ce
第一次是还是进中断是Rxdata_reg收到是0x00000001;从第二次之后收到的都是0xFFFFFFFF；来源是另外一块MCU，每100ms发我这边32bytes的数据，一次128bit,分两次发给我，每次进中断都正常。时钟是5Mhz。目前只用了ECSPI2来接受东西，每次中断都能进去，

有大佬帮我看看么,困住很久了，代码如下
复制
  1. #define ECSPI_FIFO_SIZE 64
    

  2. //#define DEBUG
    

  3. #define SPI_RETRY_TIMES 2
    

  4. #define BURST_L         8
    

  5. //master device ECSPI1 for test
    

  6. uint8_t  tx_buf_ecspi1[ECSPI_FIFO_SIZE*4];
    

  7. uint8_t  rx_buf_ecspi1[ECSPI_FIFO_SIZE*4];
    

  8. //slave device ECSPI2 for test
    

  9. uint8_t  tx_buf_ecspi2[ECSPI_FIFO_SIZE*4];
    

  10. uint8_t  rx_buf_ecspi2[ECSPI_FIFO_SIZE*4];
    

  11. //ECSPI device configuration @HWX
    

  12. param_ecspi_t param[2] = {{1,1,1,0,0,12,0,0},//sschanel=1,master,ECSPI1,5MHz
    

  13. {0,0,1,1,1,12,0,0}};//sschanel=1,slave,ECSPI2,non-single burst,5MHz
    


  14. 

  15. static void ecspi_start_transfer(unsigned instance, uint16_t brs_bts);
    

  16. static int ecspi_xfer_slv(unsigned instance, const uint8_t * tx_buf, uint8_t * rx_buf, int bytes);
    

  17. static int ecspi_xfer_mst(unsigned instance, const uint8_t * tx_buf, uint8_t * rx_buf, int bytes);
    


  18. 

  19. /*///////////////////////////////////////////////////////////////////////////////
    

  20. // Code
    

  21. ///////////////////////////////////////////////////////////////////////////////*/
    


  22. 

  23. static void ecspi_start_transfer(unsigned instance, uint16_t brs_bts)
    

  24. {
    

  25.     // Set burst length
    

  26.     HW_ECSPI_CONREG(instance).B.BURST_LENGTH = brs_bts - 1;
    


  27. 

  28.     // Clear status
    

  29.     HW_ECSPI_STATREG_WR(instance, BM_ECSPI_STATREG_RO | BM_ECSPI_STATREG_TC);
    

  30. }
    


  31. 

  32. static int ecspi_xfer_slv(unsigned instance, const uint8_t * tx_buf, uint8_t * rx_buf, int bytes)
    

  33. {
    


  34. 

  35.     // new added by @HWX
    

  36.     /* Configure ECSPI.CONREG   */
    

  37.     /* Configure ECSPI.CONFIGREG   */
    

  38.     /* Fill TXFIFO*/
    

  39.     /* Wait for RXFIFO Interrupt(Ready or Data Request or Full) */
    

  40.     /* Read Data from RXFIFO*/
    

  41.     uint32_t val;
    

  42.     uint32_t idx;
    


  43. 

  44.       val = 0;
    

  45. //            return ERROR_GENERIC;
    

  46. //        }
    


  47. 

  48.     // Read from Rx FIFO
    


  49. 

  50.     for (idx = 0; bytes > 0; bytes -= 4, idx += 4)
    

  51.     {
    

  52.         val = HW_ECSPI_RXDATA_RD(instance);
    

  53.         if (rx_buf)
    

  54.         {
    

  55.             switch (bytes)
    

  56.             {
    

  57.                 default:
    

  58.                     rx_buf[idx + 3] = val >> 24;
    

  59. //                    rx_buf[idx + 2] = (val >> 16) & 0xFF;
    

  60. //                    rx_buf[idx + 1] = (val >> 8) & 0xFF;
    

  61. //                    rx_buf[idx] = val & 0xFF;
    

  62.                     break;
    

  63.                 case 3:
    

  64.                     rx_buf[idx + 2] = (val >> 16) & 0xFF;
    

  65. //                    rx_buf[idx + 1] = (val >> 8) & 0xFF;
    

  66. //                    rx_buf[idx] = val & 0xFF;
    

  67.                     break;
    

  68.                 case 2:
    

  69.                     rx_buf[idx + 1] = (val >> 8) & 0xFF;
    

  70. //                    rx_buf[idx] = val & 0xFF;
    

  71.                     break;
    

  72.                 case 1:
    

  73.                     rx_buf[idx] = val & 0xFF;
    

  74.                     break;
    

  75.             }
    

  76.         }
    

  77.     }
    


  78. 

  79. //#ifdef DEBUG
    

  80. //            printf("ecspi_xfer_slave: Receive data 0x%x %x %x %x,",rx_buf[0],rx_buf[1],rx_buf[2],rx_buf[3]);
    

  81. //#endif
    


  82. 

  83.     // Clear status,write 1 to clear it
    

  84. //    HW_ECSPI_STATREG_WR(instance, BM_ECSPI_STATREG_TC);
    


  85. 

  86.     return SUCCESS;
    


  87. 


  88. 

  89. }
    


  90. 

  91. //! [url=home.php?mod=space&uid=247401]@brief[/url] Perform a SPI master transfer.
    

  92. //!
    

  93. //! @param instance ECSPI module instance number starting at 1.
    

  94. //! @param tx_buf
    

  95. //! @param rx_buf
    

  96. //! @param bytes Number of bytes to transfer.
    

  97. //!
    

  98. //! [url=home.php?mod=space&uid=2539868]@Todo[/url] Use interrupts to get notification of transfer completion instead of
    

  99. //!     polling the ECSPI STATREG and pausing 500 碌s.
    

  100. static int ecspi_xfer_mst(unsigned instance, const uint8_t * tx_buf, uint8_t * rx_buf, int bytes)
    

  101. {
    

  102.     uint32_t val;
    

  103.     uint32_t idx;
    

  104. //
    

  105. //    // Start burst
    

  106. //    HW_ECSPI_CONREG_SET(instance, BM_ECSPI_CONREG_SMC);
    

  107. //
    

  108. //    // Write to Tx FIFO
    

  109. //    val = 0;
    

  110. //
    

  111. //    for (idx = 0; idx < bytes; idx += 4)
    

  112. //    {
    

  113. //        // Only read from the buffer if it is not NULL. If a tx_buf is not provided,
    

  114. //        // then transfer 0 bytes.
    

  115. //        if (tx_buf)
    

  116. //        {
    

  117. //            val = tx_buf[idx] + (tx_buf[idx + 1] << 8) + (tx_buf[idx + 2] << 16) + (tx_buf[idx + 3] << 24);
    

  118. //        }
    

  119. //
    

  120. //        HW_ECSPI_TXDATA_WR(instance, val);
    

  121. //    }
    

  122. //    // write 1 to start burst immediately
    

  123. ////     HW_ECSPI_CONREG_SET(instance, BM_ECSPI_CONREG_XCH);
    

  124. //    //poll the value of XCH BIT,if XCH = 0, transfer process is over already.
    

  125. ////     while(BG_ECSPI_CONREG_XCH(HW_ECSPI_CONREG_ADDR(instance)) == 0)
    

  126. ////     {
    

  127. ////
    

  128. ////     }
    

  129. //    // Wait for transfer complete
    

  130. //    val = SPI_RETRY_TIMES;
    

  131. //    while (!HW_ECSPI_STATREG(instance).B.TC)
    

  132. //    {
    

  133. //        val--;
    

  134. //        if (val == 0)
    

  135. //        {
    

  136. ////#ifdef DEBUG
    

  137. ////            printf("ecspi_xfer: Transfer timeout.\n");
    

  138. ////#endif
    

  139. //            return ERROR_GENERIC;
    

  140. //        }
    

  141. //
    

  142. ////        hal_delay_us(500);  //delay module not added now @HWX
    

  143. //    }
    


  144. 


  145. 

  146. //    if(HW_ECSPI_STATREG(instance).B.RR)
    

  147. //    {
    

  148.         for (idx = 0; bytes > 0; bytes -= 4, idx += 4)
    

  149.         {
    

  150.             val = HW_ECSPI_RXDATA_RD(instance);
    

  151.             if (rx_buf)
    

  152.             {
    

  153.                 switch (bytes)
    

  154.                 {
    

  155.                     default:
    

  156.                         rx_buf[idx + 3] = val >> 24;
    

  157. //                        rx_buf[idx + 2] = (val >> 16) & 0xFF;
    

  158. //                        rx_buf[idx + 1] = (val >> 8) & 0xFF;
    

  159. //                        rx_buf[idx] = val & 0xFF;
    

  160.                         break;
    

  161.                     case 3:
    

  162.                         rx_buf[idx + 2] = (val >> 16) & 0xFF;
    

  163. //                        rx_buf[idx + 1] = (val >> 8) & 0xFF;
    

  164. //                        rx_buf[idx] = val & 0xFF;
    

  165.                         break;
    

  166.                     case 2:
    

  167.                         rx_buf[idx + 1] = (val >> 8) & 0xFF;
    

  168. //                        rx_buf[idx] = val & 0xFF;
    

  169.                         break;
    

  170.                     case 1:
    

  171.                         rx_buf[idx] = val & 0xFF;
    

  172.                         break;
    

  173.                 }
    

  174.             }
    

  175.         }
    

  176. //    }
    

  177.     // Clear status
    

  178.     HW_ECSPI_STATREG_WR(instance, BM_ECSPI_STATREG_TC);
    


  179. 

  180.     return SUCCESS;
    

  181. }
    


  182. 

  183. int ecspi_configure(dev_ecspi_e instance, const param_ecspi_t * param)
    

  184. {
    

  185.     // Reset eCSPI controller
    

  186.     HW_ECSPI_CONREG(instance).B.EN = 1;
    


  187. 

  188.     // Setup chip select
    

  189.     HW_ECSPI_CONREG(instance).B.CHANNEL_SELECT = param->channel;
    


  190. 

  191.     // Setup mode
    

  192.     uint32_t channelMask = 1 << param->channel;
    

  193.     uint32_t value = HW_ECSPI_CONREG(instance).B.CHANNEL_MODE;
    

  194.     BW_ECSPI_CONREG_CHANNEL_MODE(instance, param->mode ? (value | channelMask) : (value & ~channelMask));
    


  195. 

  196.     // Setup pre & post clock divider
    

  197.     HW_ECSPI_CONREG(instance).B.PRE_DIVIDER = (param->pre_div == 0) ? 0 : (param->pre_div - 1);
    

  198.     HW_ECSPI_CONREG(instance).B.POST_DIVIDER = param->post_div;
    


  199. 

  200.     // Enable eCSPI
    

  201.     HW_ECSPI_CONREG(instance).B.EN = 1;
    


  202. 

  203.     // Setup SCLK_PHA, SCLK_POL, SS_POL
    

  204.     value = HW_ECSPI_CONFIGREG(instance).B.SCLK_PHA;
    

  205.     HW_ECSPI_CONFIGREG(instance).B.SCLK_PHA = param->sclk_pha ? (value | channelMask) : (value & ~channelMask);
    


  206. 

  207.     value = HW_ECSPI_CONFIGREG(instance).B.SCLK_POL;
    

  208.     HW_ECSPI_CONFIGREG(instance).B.SCLK_POL = param->sclk_pol ? (value | channelMask) : (value & ~channelMask);
    


  209. 

  210.     value = HW_ECSPI_CONFIGREG(instance).B.SS_POL;
    

  211.     HW_ECSPI_CONFIGREG(instance).B.SS_POL = param->ss_pol ? (value | channelMask) : (value & ~channelMask);
    


  212. 

  213.     HW_ECSPI_CONFIGREG(instance).B.SS_CTL |= channelMask;
    

  214. //    HW_ECSPI_CONFIGREG(instance).B.SS_CTL = 0x0;
    

  215. //    HW_ECSPI_PERIODREG(instance).B.SAMPLE_PERIOD = 0x10;
    


  216. 

  217.     //Configure the Rx_threshold
    

  218.     HW_ECSPI_DMAREG(instance).B.RX_THRESHOLD = 0x1; //unit = one word(32 bits)
    

  219.     //Enable  RDR interrupt
    

  220. //    HW_ECSPI_INTREG(instance).B.TCEN =0x01;
    

  221.     HW_ECSPI_INTREG(instance).B.RDREN =1;
    


  222. 

  223.     return SUCCESS;
    

  224. }
    


  225. 

  226. //! @todo Validate [url=home.php?mod=space&uid=18481]@a[/url] dev value for the chip, since not all chips will have all 5 instances.
    

  227. int ecspi_open(dev_ecspi_e dev, const param_ecspi_t * param)
    

  228. {
    

  229.     // Configure IO signals
    

  230.     ecspi_iomux_config(dev);
    


  231. 

  232.     // Ungate the module clock.
    

  233.     clock_gating_config(REGS_ECSPI_BASE(dev), CLOCK_ON);
    


  234. 

  235.     // Configure eCSPI registers
    

  236.     ecspi_configure(dev, param);
    


  237. 

  238.     return SUCCESS;
    

  239. }
    


  240. 

  241. int ecspi_close(dev_ecspi_e dev)
    

  242. {
    

  243.     // Disable controller
    

  244.     HW_ECSPI_CONREG(dev).B.EN = 0;
    


  245. 

  246.     // Gate the module clock.
    

  247.     clock_gating_config(REGS_ECSPI_BASE(dev), CLOCK_OFF);
    


  248. 

  249.     return SUCCESS;
    

  250. }
    


  251. 

  252. //! @todo Handle tranfers larger than the FIFO length!
    

  253. int ecspi_xfer(dev_ecspi_e dev, const uint8_t * tx_buf, uint8_t * rx_buf, uint16_t brs_bts)
    

  254. {
    

  255.     uint32_t retv = SUCCESS;
    


  256. 

  257.     // Set bytes for burst
    

  258.     int bytes = brs_bts >> 3;
    


  259. 

  260.     // Handle non-byte-aligned bits
    

  261.     if ((brs_bts & 0x7) != 0)
    

  262.     {
    

  263.         bytes++;
    

  264.     }
    


  265. 

  266.     // Check burst length
    

  267.     if (bytes > ECSPI_FIFO_SIZE * 4)
    

  268.     {
    

  269. #ifdef DEBUG
    

  270.         printf("ecspi_xfer: Burst out of length.\n");
    

  271. #endif
    

  272.         retv = ERROR_GENERIC;
    

  273.     }
    


  274. 

  275.     if (retv == SUCCESS)
    

  276.     {
    

  277.         // Prepare transfer
    

  278.         ecspi_start_transfer(dev, brs_bts);
    


  279. 

  280.         // Initiate transfer
    

  281.         uint32_t channel = HW_ECSPI_CONREG(dev).B.CHANNEL_SELECT;
    


  282. 

  283.         // Handle different mode transfer
    

  284.         if ((HW_ECSPI_CONREG(dev).B.CHANNEL_MODE & (1 << channel)) == 0)
    

  285.         {
    

  286.             retv = ecspi_xfer_slv(dev, tx_buf, rx_buf, bytes);
    

  287.         }
    

  288.         else
    

  289.         {
    

  290.             retv = ecspi_xfer_mst(dev, tx_buf, rx_buf, bytes);
    

  291.         }
    

  292.     }
    


  293. 

  294.     return retv;
    

  295. }
    


  296. 

  297. //static void Ecspi1_txIsr(void){
    

  298. //        static int i = 0;
    

  299. //        ecspi_xfer(DEV_ECSPI1, &tx_buf_ecspi1[i], &rx_buf_ecspi1[i], BURST_L);
    

  300. //        if(i < ECSPI_FIFO_SIZE*4)
    

  301. //        {
    

  302. //                i++;
    

  303. //        }
    

  304. //        else{
    

  305. //                i = 0;
    

  306. //        }
    

  307. //}
    

  308. static int i = 0;
    

  309. static void Ecspi2_rxIsr(void){
    


  310. 

  311.         ecspi_xfer(DEV_ECSPI2, &tx_buf_ecspi2[i], &rx_buf_ecspi2[i], BURST_L);
    

  312.         if(i < (ECSPI_FIFO_SIZE*4-16))
    

  313.         {
    

  314.                 i += 1;
    

  315.         }
    

  316.         else{
    

  317.                 i = 0;
    

  318.         }
    

  319. }
    


  320. 

  321. //spi module initialize @HWX
    

  322. void Spi_Init(void){
    

  323. //    ecspi_open(DEV_ECSPI1, &param[0]); //Enable ECSPI1
    

  324.     ecspi_open(DEV_ECSPI2, &param[1]); //Enable ECSPI2
    

  325.     // bind the ECSPI1 TDR ISR in GIC
    

  326. //        GIC_SpiIntInstall(Ecspi1_txIsr, IAR_INT_eCSPI1, 0x54, 0);
    

  327. //        GIC_IntEnable(IAR_INT_eCSPI1, 1);
    

  328.     // bind the ECSPI2 RDR ISR in GIC
    

  329.         GIC_SpiIntInstall(Ecspi2_rxIsr, IAR_INT_eCSPI2, 0x55, 0);
    

  330.         GIC_IntEnable(IAR_INT_eCSPI2, 1);
    

  331.         //for ecspi1,datas need to be wrote into norflash
    


  332. 

  333. }
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hwx628

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部