MAP出错

[复制链接]
7845|11
 楼主| iampeter 发表于 2011-9-5 17:54 | 显示全部楼层 |阅读模式
TE, ce, se, AC, AN
ERROR:Place:543 - This design does not fit into the number of slices available in this device due to the complexity of
   the design and/or constraints.
ERROR:Place:120 - There were not enough sites to place all selected components.
   Some of these failures can be circumvented by using an alternate algorithm (though it may take longer run time). If
   you would like to enable this algorithm please set the environment variable XIL_PAR_ENABLE_LEGALIZER to 1 and try
   again
ERROR:Pack:1654 - The timing-driven placement phase encountered an error.
AutoESL 发表于 2011-9-6 10:55 | 显示全部楼层
这写的很清楚啊,FPGA的资源不够了
This design does not fit into the number of slices available in this device due to the complexity of  the design and/or constraints.
avonhu 发表于 2011-9-6 11:30 | 显示全部楼层
1# iampeter
错误提示非常清楚,所采用的FPGA芯片资源不足以实现你的设计。
1、简化或优化你的设计;
2、选用适合你设计规模的FPGA芯片。
jakfens 发表于 2011-9-6 13:06 | 显示全部楼层
从以上两楼的评论来看 是不是可以认为lz的芯片slice太少了?所设计的东西所要求的slice比芯片还多?
amini 发表于 2011-9-7 08:43 | 显示全部楼层
要学的东西太多了。:Q
 楼主| iampeter 发表于 2011-9-7 20:39 | 显示全部楼层
把chipscope的CDC文件删除了就可以了,估计是那就够资源了吧!!!
zidingl 发表于 2011-11-3 16:54 | 显示全部楼层
是否给某个宏单元块的区域约束太小,超过了元器件所包含的slice
例如
INST "rx0" RLOC_ORIGIN=X20Y60;
检查y60是否过大
zidingl 发表于 2011-11-3 16:55 | 显示全部楼层
GoldSunMonkey 发表于 2011-11-3 17:17 | 显示全部楼层
:L多久的帖子了
fu10 发表于 2011-11-3 23:54 | 显示全部楼层
呵呵......喜欢翻旧贴呢;P
tikelu 发表于 2011-11-4 07:08 | 显示全部楼层
感觉稍微的老了一点点
tikelu 发表于 2011-11-4 07:08 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

7

主题

138

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部