确定PLL 过程：
1. 确定 cpu频率 Fcclk
2. 确定 晶振频率 Fosc ，Fcclk 一定是Fosc的整数倍。
3. 计算M值 M = Fcclk/Fosc，M的取值范围为1~32。实际写入MSEL位的值为M-1的整数倍。
4. 计算P值 选择P值以配置PSEL位。通过设置P值，使Fcco在定义的频率**范围内。P必须是1, 2, 4或8其中的一个.
PLL ：
Fcco为PLL电流控制振荡器的输出频率
Fcclk = M×Fosc
相位频率检测：把两个输入的时钟相位差值 ==》 电流值
流控震荡器：电流值 ==》 频率
当检测输入的两个一样时，稳定了.
PLL的锁定过程：
CCO的输出频率受到“相位频率检测”部件的控制，输出所需频率的过程不是一蹴而就的，而是一个拉锯反复的过程。
举例：
系统要求Fosc＝10MHz，Fcclk＝60MHz。 根据这些要求：
1、确定Fcclk＝60MHz；
2、选择Fosc＝10MHz；
3、计算M= Fcclk/Fosc＝60MHz/10MHz＝6。M-1＝5，所以写入 PLLCFG[4:0]＝00101；
解：计算P=Fcco/( Fcclk*2)，其中Fcco为156~320 MHz。
当Fcco＝156MHz时，P=156MHz/(2*60MHz)＝1.3当Fcco＝320MHz时，
P=2.67 P取整数2，所以写入PLLCFG[6:5]=01 |
楼主
标题置顶
标题高亮
