6 AD7606的FMC接口驱动设计
AD7606的程序驱动框架设计如下:
有了这个框图,程序设计就比较好理解了。
6.1 第1步,AD7606整体驱动框架设计 主要实现了两种采集方式:
(1)软件定时获取方式,适合低速查询获取。
(2)FIFO工作模式,适合8路实时采集,支持最高采样率200Ksps。
可以在硬件定时器中断服务程序或者软件定时器里面实现。
定时器中断ISR: { 中断入口; 读取8个通道的采样结果保存到RAM; ----> 读取的是上次的采集结果,对于连续采集来说,是没有关系的 启动下次ADC采集;(翻转CVA和CVB) 中断返回; }
定时器的频率就是ADC采样频率。这种模式可以不连接BUSY口线。
配置CVA、CVB引脚为PWM输出模式,周期设置为需要的采样频率,之后MCU将产生周期非常稳定的AD转换信号
将BUSY口线设置为中断下降沿触发模式;
外部中断ISR: { 中断入口; 读取8个通道的采样结果保存到RAM; }
方案1和方案2的差异 (1)方案1 可以少用 BUSY口线,但是其他中断服务程序或者主程序临时关闭全局中断时,可能导致ADC转换周期存在轻微抖动。
(2)方案2 可以确保采集时钟的稳定性,因为它是MCU硬件产生的,但是需要多接一根BUSY口线。
|