【银杏科技ARM+FPGA双核心应用】GD32F4系列十八——SDRAM实验

发表于 2025-8-31 19:37

银杏科技这款GD32F4单片机使用ARM和FPGA双核心，进行SDRAM实验可以提升数据处理能力。

发表于 2025-8-31 23:45

评估板通常外接IS42S16400J-6BL（64MB，16 位数据宽度，4Bank）

发表于 2025-9-5 08:09

内容详实，适合单片机初学者快速上手。

发表于 2025-9-6 18:07

这份资料内容丰富，适合刚开始学习单片机的新手。

发表于 2025-9-9 12:43

这个实验展示了GD32F4系列单片机如何使用ARM和FPGA双核心处理SDRAM数据，提高了处理速度和效率。

发表于 2025-9-11 07:25

这个技术前景广阔，使用人数将增多。

发表于 2025-10-13 13:28

发表于 2025-10-31 17:42

SDRAM 需要增加对多个 Bank 的管理，实现控制其中的 Bank 进行预充电

发表于 2025-10-31 23:21

同步动态随机存取内存（synchronous dynamic random-access memory，简称 SDRAM）是有一个同步接口的动态随机存取内存（DRAM）

发表于 2025-11-1 18:42

这是银杏科技利用GD32F4系列单片机进行ARM+FPGA双核心SDRAM实验，旨在探索高性能数据处理能力。

发表于 2025-11-5 10:28

正准备用来做产品，刚好用上。

发表于 2025-12-1 14:35

通常 DRAM 是有一个异步接口的，这样它可以随时响应控制输入的变化

发表于 2025-12-5 16:25

GD32F4 通过 FSMC或 FMC驱动 SDRAM。

发表于 2025-12-5 18:01

产品开发中遇到合适的元器件真是太幸运了，可以充分利用它的优势。

发表于 2025-12-5 18:25

时钟信号线需等长布线，长度差不超过5mm，以减少信号延迟和干扰。DQS信号应串联22Ω电阻匹配阻抗

发表于 2025-12-5 19:24

必须使用 FSMC/FMC 专用引脚

发表于 2025-12-6 14:01

使用GD32F4系列驱动外部SDRAM时，必须正确配置FMC、严格匹配SDRAM时序参数

发表于 2025-12-6 16:01

在高优先级 ISR 中读写 SDRAM 可能导致总线等待，影响实时性。

发表于 2025-12-6 16:49

地址线、数据线、片选、时钟、行列选通、读写使能等GPIO全部配置为复用推挽上拉模式，并映射到GPIO_AF_12

发表于 2025-12-6 17:54

SDRAM的时序复杂、对稳定性要求高，操作时需重点关注硬件设计、初始化配置、时序参数、刷新机制