谁能对上拉电阻和下拉电阻的作用进行一下深层分析啊？

只看该作者 · 2022-6-12 21:04

谁能对上拉电阻和下拉电阻的作用进行一下深层分析啊？只知道接在输入端能够将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用。

只看该作者 · 2022-6-12 21:10

所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。

只看该作者 · 2022-6-12 21:13

这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

只看该作者 · 2022-6-12 21:15

假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。

只看该作者 · 2022-6-12 21:19

不同地方的需求有不同的设计。主要还是为了是性能更好。

只看该作者 · 2022-6-12 21:20

对电平的高低变化起着缓冲的作用，也是增加单片机IO口的带负载能力的。

只看该作者 · 2022-6-12 21:23

其实, 最主要的作用是给悬空, 或单向悬空(如 OC 输出) 的输出提供确定的电平.

只看该作者 · 2022-6-18 16:39

就是默认接高或者低，
一般是上拉，同时可以加大驱动能力

只看该作者 · 2023-3-2 16:36

上拉电阻：将一个不确定的信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平。下拉电阻：将一个不确定的信号（高或低电平），通过一个电阻与地GND相连，固定在低电平。

只看该作者 · 2023-3-4 10:32

只有在把引脚配置成输入时才考虑使用上拉或下拉，把引脚配置成输出，这两个电阻基本没用，在输入状态下，如果不配置上拉和下拉，引脚处于高祖悬浮状态。如果外部输入电路有固定的电平，可以不使用内部的上拉下拉电阻。如果外部输入电路没有固定的电平，当你需要检测低电平时，配置内部电阻为上拉。使引脚在常态下为高电平，等待输入回路把引脚电平拉低。反之配置成下拉。无论是上拉电阻还是下拉电阻，阻值都是比较大，是弱上拉或下拉，所能提供的电流极小，很容易被外部回路改变电平的。单片机集成上下拉电阻是为了简化外围电路的设计，

只看该作者 · 2023-3-5 19:59

防止干扰，增加电路的稳定性

2万 · 2023-8-9 23:38

所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。

2万 · 2023-8-9 23:39

这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

1万 · 2023-8-9 23:41

假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。

2万 · 2023-8-9 23:42

不同地方的需求有不同的设计。

1万 · 2023-8-9 23:43

主要还是为了是性能更好。

1万 · 2023-8-9 23:45

对电平的高低变化起着缓冲的作用，也是增加单片机IO口的带负载能力的。

2万 · 2023-8-9 23:46

其实, 最主要的作用是给悬空, 或单向悬空(如 OC 输出) 的输出提供确定的电平.

2万 · 2023-8-9 23:49

就是默认接高或者低，

2万 · 2023-8-9 23:50

一般是上拉，同时可以加大驱动能力