发新帖我要提问
返回列表
打印

关于时钟周期约束的疑问

[复制链接]
2792|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zuphen|  楼主 | 2012-4-18 09:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, hz, times, TI, SPECT
在某本书上看到：“常用的工程策略是：附加的时钟周期约束的时长为期望值的90%，即约束的最高频率是实际工作的110%左右。”
是不是意味着如果我输入的时钟是100MHz那么在约束文件中就要写
TIMESPEC TS_CLK_AB_P = PERIOD "CLK_AB_P" 110 MHz HIGH 50 %;
是这样子吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Backkom80| | 2012-4-18 10:53 | 只看该作者
是，5%-10%就可以了

使用特权

评论回复 赏
板凳
Backkom80| | 2012-4-18 10:54 | 只看该作者
原因是实际中时钟存在的一些抖动偏移，SAT时多加5%-10%的余量，可保证分析的可靠性。

使用特权

评论回复 赏
地板
zuphen|  楼主 | 2012-4-18 15:06 | 只看该作者
谢谢！

使用特权

评论回复 赏
5楼
liqaz| | 2012-4-18 15:23 | 只看该作者
嗯，路过，学习，

使用特权

评论回复 赏
6楼
daisyly| | 2012-4-19 14:50 | 只看该作者
我觉得是这样的。 3# Backkom80

使用特权

评论回复 赏
7楼
hawksabre| | 2012-6-22 19:01 | 只看该作者
利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。
FPGA设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定，如果P大于时钟周期T，则当信号在一个触发器上改变后，在下一个逻辑级上将不会改变，直到两个时钟周期以后才改变

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-6-23 20:44 | 只看该作者
在某本书上看到：“常用的工程策略是：附加的时钟周期约束的时长为期望值的90%，即约束的最高频率是实际工作的110%左右。”
是不是意味着如果我输入的时钟是100MHz那么在约束文件中就要写
TIMESPEC TS_CLK_AB_P = PE ...
zuphen 发表于 2012-4-18 09:28
都可以，但是有时候也没有必要，如果设计时序没有问题的时候。

使用特权

评论回复 赏
9楼
1228goto| | 2012-6-25 17:36 | 只看该作者
过来学习

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2012-6-25 18:44 | 只看该作者
过来学习
1228goto 发表于 2012-6-25 17:36
楼上的签名档，给了我无比多的动力。谢谢啦。

使用特权

评论回复 赏
11楼
wht1997wht| | 2012-6-25 18:50 | 只看该作者
这种属于过约束，其实一般不推荐的。按照实际情况来就可以了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zuphen

0

主题

34

帖子

1

粉丝