求教：时序分析结果求帮忙
2012-4-26 08:52
- FPGA论坛
- 14
- 2327
感谢帮助，问题解决了。
可能的确是因为用组合电路去切换时钟引起的问题，我尝试着用双口RAM来代替现在的单 ...
5# nongfuxu
额，我只是个新人菜鸟，应该不是说我吧？
说的是Backkom80 ？
3# Backkom80
先感谢Backkom80
最近我的很多帖子都是您帮忙回复的，对我的帮助很大！
感谢您的再次帮助！ ...
出问题的部分时钟频率只有61.44MHz，应该也不是很高吧，为什么会不符合timing约束呢？
走线长？
组合逻辑太 ...
我又来求教了，嘿嘿。
我用PlanAhead在place&route后做时序分析，报告有一系列的path不符合timing，下面就 ...
求解ISE运行过程
2012-4-29 10:44
- FPGA论坛
- 23
- 3211
Place & route求助
2012-9-5 10:30
- FPGA论坛
- 15
- 8813
关于时钟周期约束的疑问
2012-6-25 21:25
- FPGA论坛
- 11
- 3049
求个xps建立软核的教程
2012-4-26 11:46
- FPGA论坛
- 9
- 1918
求助：关于Input/Output Delay Element (IODELAYE1)的使用
2012-5-14 13:21
- FPGA论坛
- 4
- 6429
2
3
近期访客