bootloader的启动问题
2012-11-30 08:12
- FPGA论坛
- 12
- 5914
“bootloader是在硬件配置的过程中由FPGA把它写入到BRAM的”——是这样。
PS：看我的帐号也不是大神啊，去 ...
LZ可以去看看xapp482这个文档这个文档有点老。
现在好像用SREC镜像做了。
你在EDK中新建一个工程，选择SREC ...
同关注，虽然没有做过这方面的工作，但是当初在学的时候看了一些资料，依稀有些映象，下面开始无责任回答（ ...
AD采样数据同步问题
2012-12-6 21:29
- FPGA论坛
- 35
- 8971
赞同5L的说法，首先时钟应该同源。
补救方法么，LZ你可以试试看在AD接口处加上IODELAY单元，MSB和其他位用 ...
求个xps建立软核的教程
2012-4-26 11:46
- FPGA论坛
- 9
- 2165
最新的去官网上可以找到，在“xilinx大学计划教程”。我有，但是太大了，不好上传。 ...
不是很新，但好在是中文。
Place & route求助
2012-9-5 10:30
- FPGA论坛
- 15
- 9190
12# Backkom80
感谢您的帮助！我再研究研究去。
8# Backkom80
哦，还要补充一下，我最后Place&route完成后似乎有报告违反时序约束的部分，有没有可能设 ...
9# Backkom80
map slice logic into unused block rams没有勾上。
IO使用率100%我自己也有点奇怪，我 ...
3# Backkom80
关于时钟周期约束我有一些疑问：
我的时钟是这样一个过程，如附件，我的时钟周期约束应当 ...
2、时钟有2个microblaze用的100MHz，外围部分用的是61.44MHz；100MHz的没有做时钟周期约束，61.44MHz的做了 ...
3# Backkom80
先感谢LS大神的帮忙：
1、资源使用情况：
关于时钟周期约束的疑问
2012-6-25 21:25
- FPGA论坛
- 11
- 3345
谢谢！
求解ISE运行过程
2012-4-29 10:44
- FPGA论坛
- 23
- 3633
2# Backkom80
长见识了，谢谢LS！
求教：时序分析结果求帮忙
2012-4-26 08:52
- FPGA论坛
- 14
- 2650
感谢帮助，问题解决了。
可能的确是因为用组合电路去切换时钟引起的问题，我尝试着用双口RAM来代替现在的单 ...
5# nongfuxu
额，我只是个新人菜鸟，应该不是说我吧？
说的是Backkom80 ？
3# Backkom80
先感谢Backkom80
最近我的很多帖子都是您帮忙回复的，对我的帮助很大！
感谢您的再次帮助！ ...
出问题的部分时钟频率只有61.44MHz，应该也不是很高吧，为什么会不符合timing约束呢？
走线长？
组合逻辑太 ...
求助：关于Input/Output Delay Element (IODELAYE1)的使用
2012-5-14 13:21
- FPGA论坛
- 4
- 6781
3# 钻研的鱼
谢楼上指点，昨天试来试去给我试出来了，我用的是ODATAIN，能够成功进行延迟了，其他端口 ...
我也不太明白这个iodelaye1是如何连接的。下图是我自己猜测的ODELAY Mode和IDELAY Mode的连接方式，不知道 ...
2
3
近期访客