一、必备元器件及选型 | | | | | | [size=11.0000pt]- 集成网络变压器(带磁芯) [size=11.0000pt]- 支持目标速(10/100/1000Mbps) [size=11.0000pt]- 工业级防护(IP67可选) | [size=11.0000pt]SYT561188AB1A3DY1027 [size=11.0000pt]SYT561288AB1A3DY1027 [size=11.0000pt]SYT561288GWA3DY1027 [size=11.0000pt]SYT56211118GWA3DY1027 | | | - 隔离电压(≥1500Vrms) - 支持速率匹配 - 封装适合PCB布局 | [size=11.0000pt]WHS16013LF [size=11.0000pt]WHSG24002G [size=11.0000pt]WHSG24301G [size=11.0000pt]WHSQ24002G | | | - 阻抗值(如100Ω@100MHz) - 电流耐受能力(≥200mA) - 紧凑封装(如0805) | [size=11.0000pt]WHLC-2012A-801T0; [size=11.0000pt]WHLT-4532B-201MGN | | | - 接口类型(RMII/RGMII) - 支持速率(10/100/1000Mbps) - 功耗与温度范围 | [size=11.0000pt]JL2388; [size=11.0000pt]JL2308 | | | - 响应时间(≤1ns) - 钳位电压(如5V) - 多通道集成(保护差分对) | WHLC3314P6; WHESD03V32D-LC; WHUN1812-90CSMD | 二、接线与布线基本原则1. 信号完整性设计• 差分对走线: • 差分线(如TX+/TX-、RX+/RX-)严格等长(长度差≤5mil)。 • 保持差分阻抗100Ω(通过PCB叠层计算线宽/间距)。 • 避免直角走线,使用45°或圆弧拐角以减少反射。 • 隔离敏感区域: • 网络变压器和PHY芯片的模拟区域与数字电路(如MCU)分区布局。 • 使用地平面分割,并通过单点连接避免地环路干扰。 2. 电源与接地设计• 独立电源域: • PHY芯片的模拟电源(AVDD)与数字电源(DVDD)通过磁珠或0Ω电阻隔离。 • 使用低噪声LDO供电(如3.3V/1.2V),避免开关电源干扰。 • 去耦电容布局: • 在PHY芯片每个电源引脚附近放置0.1μF陶瓷电容,并在电源入口加10μF钽电容。 3. 防护与滤波设计• ESD与浪涌防护: • TVS二极管紧靠RJ45接口,确保泄放路径最短(优先保护差分线对)。 • 网络变压器需满足IEC 61000-4-5浪涌防护标准(如2kV浪涌耐受)。 • 共模噪声抑制: • 共模电感靠近网络变压器输出端,与滤波电容(如1nF)形成π型滤波网络。 4. PCB布局规范• 接口区域布局: • RJ45连接器、网络变压器、共模电感、TVS二极管集中布局在板边,远离高频数字电路。 • PHY芯片尽量靠近网络变压器(差分走线长度≤2英寸)。 • 地平面处理: • 网络变压器下方保持完整地平面,避免分割。 • 模拟地(PHY区域)与数字地通过磁珠或0Ω电阻单点连接。 5. 散热与可靠性• 散热过孔: • 在PHY芯片和网络变压器下方添加散热过孔(填充导热膏),尤其是千兆高功耗场景。 • 工业级防护: • 选用宽温元器件(-40°C~85°C),并在接口处涂覆三防漆(防潮、防腐蚀)。 三、典型接线与布线示例千兆以太网电口设计(RGMII接口)
RJ45接口 → 网络变压器 → 共模电感 → TVS阵列
↓
PHY芯片(DP83822)
↓(RGMII)
MCU/FPGA 关键布线参数四、常见设计错误与规避• 网络变压器方向错误: • 确保变压器初级(线缆侧)与次级(PHY侧)正确连接,避免信号反向。 • 阻抗不匹配: • 使用PCB阻抗计算工具(如Polar SI9000)验证差分线阻抗。 • 地环路干扰: • 禁止在模拟区域和数字区域之间随意跨接接地。 五、总结电口以太网设计的核心是信号完整性、电源纯净度与防护可靠性: • 选型:优先选择集成网络变压器的RJ45连接器,搭配低功耗PHY芯片。 • 布线:严格管控差分对等长、阻抗及隔离,避免噪声耦合。 • 防护:TVS管和网络变压器形成双重防护,满足工业环境要求。 通过以上设计,可确保电口以太网在复杂环境中稳定运行,支持10/100/1000Mbps自适应速率。
|