们必须认识到，DAC 不过是电路设计众多“链路”当中的一条。任何电路板的“链条”是否强健取决于每条链路是否强健，因此本文将着重介绍DAC 电路强健的设计实践方法。我们首先会讨论系统架构及如何根据关键特性选择 DAC。然后将介绍一些设计方针，包括如何使用参考电压和输出调节。本文最后将介绍噪声抵御技术和 PCB 布局的最佳范例。 架构与DAC选择
建造房屋外墙前，必须先打好地基。对电子工程师而言，这个地基就是电路架构。在军事、航空及其它应用中，都是以高水平的系统规格为标准来创建架构的。即使简单应用没有系统规格，每个设计师如能了解 DAC 在系统架构中的运作方式，也会受益匪浅。了解架构的一种简单方法就是绘制架构的框图。参看图 1，它是一幅说明了如何设计手持式音频播放器的简单框图。
（图 1 – 架构框图） 如图所示，微控制器会控制并将数据发送至 DAC。DAC 则会根据输入数据代码将模拟电压输出至音频放大器，以调整音量/增益。然后，音频放大器将以 DAC的增益设置来驱动扩音器。从这幅简单的框图中可以看出，DAC 需要具备以下特征：
- I2C 接口
- 转换速率很快，足以支持 20Hz-20KHz 的音频范围
- 5V电源电压轨
- 符合各电池源的电源效率
确定关键要求后，设计师就可以开始选择合适的 DAC。选择 DAC 时，设计师应查阅多个厂商的数据表，并用荧光笔标记出符合上述要求的所有关键特性。DAC 特性包含在数据表的电气特性表格中，并按如静态性能、输出特性、电源要求和动态特性等类别分类显示。本链接给出了典型的 DAC 数据表 (http://www.national.com/ds/DA/DAC121S101.pdf)示意。接下来我们将了解典型应用中使用的某些重要参数。
接口
在许多应用中，微控制器、FPGA/CPLD 或其它处理器产生输入数据代码。且更为重要的是，设计团队通常会先选择处理器或微控制器，再选择电路板上的其它组件。这可能是由现有软件代码、开发工具甚至是软件/硬件团队的经验所决定的。因此，虽然第一篇**中讨论的 DAC基本 参数很重要，但接口往往才是其最关键的指标。图 2 中给出了需要考虑的四种常见 DAC 接口。
（图 2 – 接口比较） 并行接口使用分离的导线传输每个信号位，并包含用于传输控制和时钟信号的额外导线。这种接口很容易在 IC 上实现，但需要大量布线和引脚。并行接口的速度取决于每个特定的DAC，但通常可支持非常高的数据速率。内置集成芯片 (I2C) 串行总线由 Philips (NXP) 发明，它是微控制器中最常用的串行总线，I2C 在标准模式下支持 100kbps 的数据速率，但在大多数微控制器中，均可支持高达 1Mbps 的数据速率。串行外设接口 (SPI) 总线是 Motorola 开发的同步串行标准，也可用于多种微控制器， 它可支持高达 400Mbps 的数据速率，一般情况下则支持 1Mbps 的典型数据速率。SPI 标准的缺点之一是它不像 I2C 那样被严格规范，因此可能会导致具有 SPI 接口的设备间不完全兼容。Microwire 是美国国家半导体在 20 世纪80 年代早期开发的串行接口，它被认为是 SPI 的前身和子集。 分辨率
与 ADC 一样，DAC 分辨率也是以位数来指定的。分辨率和 DAC 参考一起决定输出信号的粒度。校准等应用可能需要 16 位以上的分辨率，而用于电压偏移调整的电路则只需要 10 位 DAC。如第一篇**中所论述，输出信号的表示在很大程度上将取决于分辨率。DAC 适用的分辨率为 8 到 24 位，设计师需要预估真正所需的粒度，因为当分辨率越高，DAC 的成本就会相应地大幅增加。
建立时间
建立时间是指从输入代码发生变化开始到产生 DAC 输出信号并保持在最终值的指定公差范围内的时间。不同芯片厂商规定的建立时间特性会有所差异，因此必须注意每个数据表所适用的测试条件。对于使用直流电或较低频率信号（例如音频）的应用，建立时间通常不是考虑的关键要素。但如果 DAC为 测试测量系统提供快速移动的波形，则建立时间将是最关键的考虑因素。任何设计师均应妥善计划最长建立时间与输出端所需信号时间之间的时间裕度。请切记，规格参数只针对特定的测试条件，而您的应用环境可能有所不同！实际上，DAC 设计的各个环节均需合理的设计裕度。
积分非线性 (INL) 和微分非线性 (DNL)
线 性 DAC 相当于一面完美的“镜子”，可以准确反映输入内容。DAC 的非线性分为两个方面 INL 和 DNL。INL 用于通过输入/输出传输函数来度量每个输入代码与直线之间的偏差。DNL 用于度量与 1 个最低有效位 (LSB) 的理想梯度之间的最大偏差。图 3 显示非线性度对 DAC 输出的影响。
（图 3 – 线性度） 如果设想符合传输函数的正弦波形由水平轴方向传出，则输出波形应完全相同。但由于存在 INL/DNL，正弦信号将会失真，这意味着 DAC 输出信号不能精确表示输入代码。在校准系统或 测试测量系统等需要高精度的应用中，这些特性尤为重要。但在其它如 LCD 背光中的可调简单直流梯度电压应用中，线性度则不是关键问题。
封装与功率
封装是个重要问题，它会限制选择范围。例如，如果装配线不支持小型球栅阵列 (BGA)，就不能选择没有替代封装的那些 DAC。封装在电路的热特征方面同样发挥重要作用，每个IC厂商都应指定封装的典型 的结到环境的热阻 (θJ-A)值。参照最高结温及预期功耗，θJ-A值可用于预估电路板的热特征。DAC 功耗在现代设计中非常重要，特别是在电池或便携式应用中。低功率 DAC 可改善电路板的整体热特征并降低散热器需求。对于低功耗应用，设计师应选择每通道典型功耗低于 2mW-3 mW 的 DAC。而大部分新的 DAC 均具有待机模式，可使功耗低于 1uW，这可以作为选择 DAC 时的重要因素。
设计指导方针
选择 DAC 后的第一步应全面查阅数据表，数据表应包含完整的功能描述、引脚描述、应用范围以及可用作电路最初原型的参考框图。此外，DAC 网页上还可能提供现有的参考设计和评估板。有了这些资源，特别是评估板在公开发布前一般已经过良好测试，您就可以轻松优化应用中所选用的组件。
参考与电源
参考与电源使用同一引脚的 DAC 需要非常稳定的源电源。在理想状况下，参考/电源的精确度将低于 1%，但在许多情况下，DAC 需要更精确的参考值。在这种情况下，要找到具有足够的电流输出和较高精度的电源将是富有挑战性的工作。而幸运的是，许多新型低功耗 DAC 可在低于 50mA 的电流下工作，因而削弱了这个限制。图 4 中显示的是与低功耗DAC 搭配使用的电压参考范例。对于具有独立电源和参考线路的 DAC，应遵循相同的数据表要求。分离功能虽然提高了电源选择的灵活性，但却增加了实施的复杂性。
（图 4 – 电压参考和 DAC）
DAC 输出调整
虽然我们可以将 DAC 的输出直接连至负载，但在大部分情况下，需要对信号进行额外的缓冲或调整，可以通过设置为电压输出器（缓冲器）的同相运算放大器来实现调整的目的，在必要时也可使用具有增益的放大器。图 5 显示了调整输出信号及提高增益的两种方式。运算放大器是可以与电压和电流输出 DAC 搭配使用的灵活零件，可以与其它许多零件一起用于 DAC 和 ADC 电路信号调整。运算放大器在 DAC 电路中的使用，仅受创造性和应用限制的制约。对于这个被广泛应用的零件，市面上有很多优秀的运算放大器教材可供学习。使用缓冲器时，设计师应确保运算放大器电路对误差的影响小于 DAC 的 1/2 LSB ，即 在合理性及适当的成本范围内，误差越小越好。为 DAC 选择相应的运算放大器时，还应考虑其它方面如运算放大器的带宽、电压轨以及电压轨到轨输入和输出 (RRIO) 性能等。
（图 5 – 缓冲 DAC 输出）
抵御噪声
噪声可通过多种方式在系统中传播：传导（布线、连接）、近场磁感应（变压器、电感器）、电场（电容器）和远场电磁感应（无线电、天线）。对于 DAC 设计而言，传导模式是在令电路板上产生噪声的主要原因。由 Henry Ott 撰写的《Noise Reduction Techniques》是电路设计师的最佳参考资料之一，其中包含减少噪声的一些机制和众多技术。
布线 – 传导噪声
设计师必须认识到任何信号都是电流，它始于一个能量源形式，并且必须返回相同的源并将恢复为能量形式。图 6 给出了布线框图，从中可以看出，它不只是自身还有一定阻抗的导线，布线总阻抗须视为阻抗(RE)的总和，包括自感 (LE) 和电容 (CE)。
（图 6 – 实际布线） 对于超过几千赫兹的信号频率，自感 (LE) 成为产生噪声的关键原因。因此，即使不考虑 EMI，尽量缩短所有环路电流路径也将令所有电路受益，即降低整体电感值从而减少噪声。在 DAC 电路中，在输入端可能有高速数字信号。高速数字电流应通过较短的独立的回流路径返回其原始端，以消除传导的接地噪 声。
接地
接地的最佳定义可以是电流回到源极的非常低的阻抗路径。它就是图 6 中所示的信号返回路径（虚线）。PCB 上的专用接地层也是对接地的一种定义。但是，在使用 DAC 等混合信号零件时，单个接地层可能会允许数字电路中的噪声通过接地层耦合到模拟信号返回路径中。防止发生这种现象的其中一项技术就是将接地层分为数字和模拟区域，然后使用较细的走线将其连接起来。这会使整个地面保持相等电位，同时也防止数字接地电流进入模拟端。另一种选择是使用两个内部层 – 一层专用于模拟接地，另一层专用于数字接地，并通过 VIA 将二者相连。从各方面综合考虑，这是一个较好的解决方案，但它确实会增加电路板的成本。
电源旁路
DAC 输入电源引脚上的旁路电容器可降低噪声，这在使用开关电源时显得尤为重要。设计师应提前对不同电容值的电容器评估，以过滤掉电路上预期会出现的谐波噪声范围。有两种方式可旁路电源：电压轨至接地（传统）和电压轨至电压轨（仅限双极 DAC）。对于电压轨至接地旁路，设计师应将多个电容器（电容值在 0.01uF 至 0.1uF间）放在尽量靠近 DAC 电源引脚的位置。电压轨至电压轨方案则在两个供电轨上跨接一个电容器，这样可减少电容器数量，但由于需要更高的额定电压，因此需要更大的封装。除了旁路外，也可在电源走线上增加铁氧体磁珠，以进一步最小化瞬态电源电流。
PCB 设计建议
在有如此丰富的高质量参考资料的背景下，为何还提醒读者关注 PCB 布局建议？首先，不合理的 PCB 布局会使整个电路的信号完整性降级，并导致振铃、振动、过冲/下冲峰值和接地反弹等问题。其次，良好的 PCB 布局设计将提高 DAC 电路性能，并缩短整体设计时间。要遵循的一些关键性建议包括：
· 使用具有内部接地层、数字和模拟电源层的多层电路板。这样整个电路中的环路电流就会非常小。如有必要，请对模拟和数字返回路径分别接地。
· 使用阻抗可控的走线设计 PCB。走线的任何变化（例如宽度、残端、拐角和分叉）都会导致不匹配的阻抗并导致信号失真。
· 考虑在高速数字信号走线上增加小型电阻器（10Ω-20 Ω）的位置，以减缓上升时间。如果预期会出现接地反弹等问题，这将是一种很有用的技术。
· 确保具有快速边缘的数字信号不会从模拟电路下经过，并避免将那些走线放在模拟分离接地层上。
· 使时钟及数据线路与模拟线路分开，并尽可能缩短距离（例如放置在组件端）。
· 如果模拟和数字走线必须经过 PCB 上的同一位置（因电路密度所限），请使用“保护线”来防止噪声耦合。
DAC 电路设计是件极富挑战的事，正如 DAC 是大型电路的组成部分，电子设计工程师也是大型团队的组成之一，团队成员之间需要进行良好的协作。因为良好协作始终是团队成功的重要因素。关于这一点，最后的**将介绍DAC发挥了重要作用的两种主要应用。 | 
楼主
标题置顶
标题高亮
