[RISC-V MCU 应用开发] RISC-V发展迅猛,ARM有点坐不住了

[复制链接]
822|0
CelestialScribe 发表于 2025-9-15 17:05 | 显示全部楼层 |阅读模式
6811168c7c033a1cd0.jpg

这两天可能很多人都被兆易创新基于RISC-V架构的GD32V刷屏了,可见RISC-V的发展之迅猛。


一、了解GD32V处理器

兆易创新在国内32位MCU中算是一家做的比较好的公司。在前天(2019年8月22日),兆易创新发布了基于RISC-V架构的GD32V系列MCU,算是在业界引起了不小轰动。


GD32V系列MCU采用了全新的基于开源指令集架构RISC-V的Bumblebee处理器内核,是兆易创新携手中国领先的RISC-V处理器内核IP和解决方案厂商芯来科技,面向物联网及其它超低功耗场景应用自主联合开发的一款商用RISC-V处理器内核。


发布的新品GD32VF103,首批提供了14个型号,包括QFN36、LQFP48、LQFP64和LQFP100等4种封装。供了108MHz的运算主频,以及16KB到128KB的片上闪存和6KB到32KB的SRAM缓存。

1210968c7c04ec13cd.jpg

二、RISC-V发展历程

RISC:Reduced Instruction Set Computer,即精简指令集计算机。


RISC-V是基于RISC原理建立的免费开放指令集架构(ISA),V是罗马字母,代表第五代RISC(精简指令集计算机),可读作RISC-FIVE。


4069368c7c05ecb021.jpg

RISC的历史可追溯到1980年左右,在此之前,人们觉得简单的计算机可能会有用,但是没有很多人去阐述其设计原则,这种简单而有效的计算机一直都是学术界的兴趣。


1981年,在David Patterson的带领下,加州大学伯克利分校的一个研究团队起草了RISC-1,这就是今天RISC架构的基础。RISC-1原型芯片有44500个晶体管,拥有31条指令。包含78个32位寄存器,分为6个窗口,每个窗口包含14个寄存器,另外还有18个全局变量,寄存器占用大部分面积,控制和指令只占用芯片面积的6%,而同时代的芯片设计里要占用约50%的面积。


随后在1983年发布了RISC-II原型芯片,包含138个寄存器,分为8个窗口,每个窗口有16个寄存器,另外还有10个全局变量,但是只有39000个晶体管。接着在1984年和1988年发布了RISC-III和RISC-IV。


而RISC的设计理念也催生了一系列新架构,包含了许多我们耳熟能详的名字,如学术上认为比较成功的DEC Alpha、被写入经典教科书的MIPS、绕过指令级并行度障碍,追求线程级并行的SUN SPARC、服务器的王者IBM Power、以及现在统治嵌入式市场的arm。


2010年,Patterson教授的研究团队准备启动一个新项目,需要设计CPU,因而要选择一种指令集。他们调研了包括arm、MIPS、SPARC、X86等多个指令集,发现它们不仅设计越来越复杂,而且还存在知识产权问题。


RISC-V(第五代精简指令集)是David Patterson教授基于其30多年在精简指令集RISC领域的深入积累,在2010年到2014年期间带领团队研发出的最新一代CPU芯片设计指令集。RISC-V是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA),RISC-V是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V指令集完全开源、设计简单、易于移植Linix系统,采用模块化设计,拥有完整工具链。



您需要登录后才可以回帖 登录 | 注册

本版积分规则

13

主题

58

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部