DDR2 控制器初始化失败，calib_done一直为低

发表于 2012-9-3 21:55

复位信号外部给，异步和时钟没关系
weiwenty 发表于 2012-9-3 21:37

？？

发表于 2012-9-3 22:58

你用PLL的lock做MCB的复位试一试，不要外部给复位信号

发表于 2012-9-3 23:09

问题解决了，是内核电压设置问题，板子给的核心电压较小，改成标准模式就行了。谢谢大家的帮助

发表于 2012-9-3 23:36

用PLL的lock做复位信号试一试，外部复位信号去掉

发表于 2012-10-24 07:19

“改成标准模式就行了” -------请问如何改标准模式？求详解

发表于 2012-10-24 12:18

“改成标准模式就行了” -------请问如何改标准模式？求详解
fengwei12 发表于 2012-10-24 07:19

就是他的核心电压不对。

发表于 2013-1-31 09:38

我的是上板跑的时候calib_done正常拉高了，仿真的时候一直为低

发表于 2013-5-6 19:38

我用altera的也碰到过local_init_done不拉高，是时序没约束好。

发表于 2013-5-6 20:59

hkhantang 发表于 2013-1-31 09:38
我的是上板跑的时候calib_done正常拉高了，仿真的时候一直为低

那是激励有问题

发表于 2013-5-6 21:02

kaiseradler 发表于 2013-4-12 11:17
是指1.2V的电压？那个不是电源芯片提供的吗？这个改模式有啥用？

他设置小了

发表于 2013-7-9 15:21

kaiseradler 发表于 2013-4-12 11:17
是指1.2V的电压？那个不是电源芯片提供的吗？这个改模式有啥用？

CONFIG MCB_PERFORMANCE= STANDARD; //EXTENDED

发表于 2013-7-9 15:58

这个应该是硬件电路导致的，这看下xilinx MIG的datasheet，DDR控制器和V5等高端芯片有一定的区别，注意RZQ,ZIO以及DQS等这些信号

发表于 2013-7-9 23:33

snk12 发表于 2013-7-9 15:21
CONFIG MCB_PERFORMANCE= STANDARD; //EXTENDED

感谢分享

发表于 2013-7-9 23:33

andous 发表于 2013-7-9 15:58
这个应该是硬件电路导致的，这看下xilinx MIG的datasheet，DDR控制器和V5等高端芯片有一定的区别，注意RZQ, ...

手册是王道

发表于 2013-7-13 16:34

发表于 2013-7-14 18:10

各位大神好，小弟刚开始学FPGA，现在正在画板子，问一下xilinx XC3S1400AN系列的FPGA和DDR之间是否是专用接口？

发表于 2013-7-18 00:07

dddddcccccyyyyy 发表于 2013-7-13 16:34

怎么了？亲

发表于 2013-7-20 20:45

坐等学习案例

发表于 2013-7-20 20:51

LongChip 发表于 2013-7-20 20:45
坐等学习案例

你会获得更多的

发表于 2013-7-20 20:51

也欢迎过来分享心得