打印

静电对普通的贴片电容有影响吗?

[复制链接]
16657|47
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
xiejiayue|  楼主 | 2012-12-29 14:24 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我用触摸芯片TCH611做了个触摸电路,它的输入端接了1nf的贴片电容,然后接到了金属触摸盘,但是有的板子过一段时间总坏,测试发现贴片电容出现问题,请问人触摸时带的静电会不会导致贴片电容损坏?

相关帖子

47
贴片电容找我| | 2020-11-7 11:13 | 只看该作者
电容耐压够不够

使用特权

评论回复
46
幻yes| | 2020-11-7 10:01 | 只看该作者

RE: 静电对普通的贴片电容有影响吗?

不大可能是静电打坏的,一般的贴片电阻功率都有1/16W,静电的电压很高但是其能量很小,不足以把电阻击穿,是不是元件本身有质量问题。如果有遇到静电问题可以交流交流 QQ 464932301

使用特权

评论回复
45
幻yes| | 2020-11-7 09:59 | 只看该作者
不大可能是静电打坏的,一般的贴片电阻功率都有1/16W,静电的电压很高但是其能量很小,不足以把电阻击穿,是不是元件本身有质量问题。如果有遇到静电问题可以交流交流 QQ 464932301

使用特权

评论回复
44
贴片电容找我| | 2020-11-5 15:25 | 只看该作者

使用特权

评论回复
43
煜哲| | 2016-8-5 11:05 | 只看该作者
先考虑应力,焊接,原材料

使用特权

评论回复
42
tom_xu| | 2015-8-12 14:42 | 只看该作者
tom_xu 发表于 2015-8-12 14:41
放电隙是不是叫spark gap, 在连接器的PIN脚上放一个,静电一来, 火花一放就把静电释放掉了。 ...

放电隙封装要怎么设计?间隔一般取多少?
防静电的效果如何?

使用特权

评论回复
41
tom_xu| | 2015-8-12 14:41 | 只看该作者
PowerAnts 发表于 2013-1-3 13:32
另外, 考虑放电通道时, 不能把电路其它支路理想化,如GPIO实际由一根10um量级的铝线封装出来, 电感量达几个 ...

放电隙是不是叫spark gap, 在连接器的PIN脚上放一个,静电一来, 火花一放就把静电释放掉了。

使用特权

评论回复
40
芯圣MCU一级代理| | 2013-2-19 15:56 | 只看该作者
这个是电容本身品质问题,帖片电容特别是陶瓷电容高频特性好,本身对高频放电也就是去静电是有帮助的。

使用特权

评论回复
39
xiejiayue|  楼主 | 2013-2-19 11:37 | 只看该作者
yxlcg 发表于 2013-2-5 23:08
你使用的TVS是防浪涌的还是防静电的?我们单位专门做防静电的ESD的

使用的是防浪涌的

使用特权

评论回复
38
yxlcg| | 2013-2-5 23:08 | 只看该作者
你使用的TVS是防浪涌的还是防静电的?我们单位专门做防静电的ESD的

使用特权

评论回复
37
xiejiayue|  楼主 | 2013-2-5 11:53 | 只看该作者
yxlcg 发表于 2013-2-5 00:14
你可以加几个ESD器件试一下,看看还有没有坏的不就知道了?做个试验总比在这里揣测要好,通过ESD泄放掉静电 ...

理论是这个理论,我也知道要把静电释放掉就行了,可在输入端并上了TVS管,电路就不工作了

使用特权

评论回复
36
yxlcg| | 2013-2-5 00:14 | 只看该作者
你可以加几个ESD器件试一下,看看还有没有坏的不就知道了?做个试验总比在这里揣测要好,通过ESD泄放掉静电就是了。

使用特权

评论回复
35
yzhonghe| | 2013-1-15 10:50 | 只看该作者
:)好好学习,天天向上。

使用特权

评论回复
34
lin196@21cn.com| | 2013-1-9 17:43 | 只看该作者
学习了.......

使用特权

评论回复
33
底蕴| | 2013-1-6 16:05 | 只看该作者
正常来说不可能,把你的PCB发上来看看,你的生产是手焊还是波峰还是回流,我做的开关电源电路就因为焊盘不合理,焊接冷却的应力导致电容顺坏,我用类似的TS02做过触摸N款但是没发现类似问题。

使用特权

评论回复
32
wuzx-61| | 2013-1-4 22:23 | 只看该作者
以前静电培训时记得,电子行业每年静电损失在130亿美元以上.

使用特权

评论回复
31
xiejiayue|  楼主 | 2013-1-4 21:53 | 只看该作者
PowerAnts 发表于 2013-1-3 13:32
另外, 考虑放电通道时, 不能把电路其它支路理想化,如GPIO实际由一根10um量级的铝线封装出来, 电感量达几个 ...

说的太深奥了

使用特权

评论回复
30
PowerAnts| | 2013-1-3 13:32 | 只看该作者
另外, 考虑放电通道时, 不能把电路其它支路理想化,如GPIO实际由一根10um量级的铝线封装出来, 电感量达几个nH, IO的钳位电路又具有一定的响应时间, 是因为VMOS的体二极管初始正向导通(最初几个nS)压降很大. IO内部的晶片级Layout走线更细, 寄生电感量更大. 这些因素限制了发生静电电击时的电流斜率.  
有时端口上挂个电容反而坏事, 这电容是给端口加了个小储能装置, 一旦端口内有某处“短板”被“冲开”,电容上的洪水将直接进行冲击;而如果没有这个电容,而改用放电隙等保护器,洪水经过长长的线路过来受取限流, di/dt不易忽变,情况反而要好许多。

使用特权

评论回复
29
PowerAnts| | 2013-1-3 09:47 | 只看该作者
xiejiayue 发表于 2012-12-31 12:40
说的也有道理,有没有简单容易操作的方法来实践呢,我想对板子输入端直接加静电做实验行吗,静电又怎么获 ...


ESD测试枪, 大约3-5万元, 测试平台投资大约1万元(就是一个标准尺寸的接地的金属桌面)
如测试试验不多, 则可去认证测试机构, 大约600元/小时. 一般一次半小时就够测3种机型. 花费300元.
工作十几年, 我亲自跑的, 没100趟也有七八十趟了, 好在近年经验比较丰富, 一般一次就能通过.
ESD防护三字决处理得当, 都不需要用TVS, MOV, 放电管, 电容这些玩意. 频率稍高点的端口, 连挂100p都太重, 那里充许乱挂.
我们目前100M总线的系统, ARM只用1颗103+1颗104退耦, 是IP要求的1/10, 但我们做到了超过+/ -18KV的ESD(测试机构设备上限)

使用特权

评论回复
28
chunyang| | 2013-1-1 00:00 | 只看该作者
jlass 发表于 2012-12-31 08:45
带变压器的网口不都有一个0.1uF 2Kv的隔离电容么,照你这么说不是用一个0.1uF的普通电容就可以了? ...

注意,该电容并非常规的ESD吸收电容,你的“照你说……”根本就不成立,网络接口要应付的是长线感应电荷,这个能量可是远远超过常规人体静电的,长尺寸的网线本身就是一个接收天线,比如在雷雨时,很多电器都会损坏,这些大多不是直接的雷击,而是通过电源线、网络线、电话线之类的长线耦合接收电磁辐射能量而来,应对这样的电磁耦合能量冲击,当然不是常规器件能够承受,有时即使有那个2KV耐压的电容也吸收不完,还要采取更多防护措施才行。
在很多电子产品特别是便携式电子产品中,使用普通瓷介电容进行人体ESD防护是非常常见的。

使用特权

评论回复
评分
参与人数 1威望 +5 收起 理由
jlass + 5 谢谢指导
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

60

帖子

0

粉丝