发新帖我要提问
返回列表
打印

再请教一个VHDL的很基本的问题

[复制链接]
2287|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
COWOHO|  楼主 | 2008-4-2 20:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, logic, 信号, 进程, ST
构造体中定义的信号的值可不可以直接赋给一个进程中的一个变量？
(都是std_logic类型的）

使用特权

评论回复 赏

相关下载

相关帖子
沙发
26032603| | 2010-5-26 13:01 | 只看该作者
先看verilog或VHDL，工具就用Modelsim吧
下来两条线，
走FPGA学QUARTUS或ISE、Synplify
走ASIC路线学DC、FORMALITY 、PT、ASTRO等。
上面都只是工具，做那方面还要看你的爱好了
CPU那就学计算机体系结构，视频音频那就学相关的东西

使用特权

评论回复 赏
板凳
Liuweixing| | 2010-8-5 18:32 | 只看该作者
当然可以

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

COWOHO

20

主题

20

帖子

0

粉丝