F2802x串口FIFO收发中断问题

只看该作者 · 2013-9-22 13:33

发现发中断函数不停的在调用，估计是SCI配置问题，但对手册研究了半天，没发现问题。TI的手册很费神。
（1）不发数据的时候，Sci_sendTimer1的值不停的在变，加断点也发现不停的在调用发中断函数。这个实在太奇怪了。。
（2）屏蔽掉SciaRegs.SCIFFTX.bit.TXFFINTCLR = 1;  // Clear SCI Interrupt flag ，发中断函数完全不触发，我在while中发一次数据，也不会触发中断。
      有这行代码，就不停的在触发发中断函数，实际没有发任何数据出来。
（3）FIFO中断收，没有问题。

请TI工程师，帮我看一下。debug在RAM里运行的。

发中断函数
interrupt void SCITXINTA_ISR(void)    // SCI-A
{
  // Insert ISR Code here
  Sci_sendTimer1++;

  SciaRegs.SCIFFTX.bit.TXFFINTCLR = 1;  // Clear SCI Interrupt flag

  // To receive more interrupts from this PIE group, acknowledge this interrupt
PieCtrlRegs.PIEACK.all = PIEACK_GROUP9;
}

串口初始化函数：
void InitSci(void)
{
  // Initialize SCI-A:
  SciaRegs.SCICCR.all = 0x0007; // 1 stop bit,  No loopback
                              // No parity,8 char bits,
                              // async mode, idle-line protocol
  SciaRegs.SCICTL1.all = 0x0003;  // enable TX, RX, internal SCICLK,
                              // Disable RX ERR, SLEEP, TXWAKE
  // Baud config 38400bps
  SciaRegs.SCIHBAUD = 0x0000;
  SciaRegs.SCILBAUD = SCI_PRD;

  // FIFO configure enable FIFO
  SciaRegs.SCIFFTX.all = 0xC020;
  SciaRegs.SCIFFRX.all = 0x0021;
  SciaRegs.SCIFFCT.all = 0x00;

  SciaRegs.SCICTL1.all = 0x0023;    // Relinquish SCI from Reset
  SciaRegs.SCIFFTX.bit.TXFIFOXRESET = 1;
  SciaRegs.SCIFFRX.bit.RXFIFORESET  = 1;
}

这个是基于eeworld版主的例程上改的。
下面这个例子基于controlSUITE的例程
测试发现，例程：scia_loopback_interrupts
C:\ti\controlSUITE\development_kits\C2000_LaunchPad\f2802x_examples\scia_loopback_interrupts

关掉loopback模式后，发送中断函数还是不停在调用，这就很奇怪了？？不发数据，为啥FIFO发中断会不停触发，大家可以试一下

修改代码：
void scia_init()

屏蔽掉//SCI_enableLoopBack(mySci);
或改成：SCI_disableLoopBack(mySci);

1万 · 2013-9-22 13:43

发送没有必要在中断进行的。

只看该作者 · 2013-9-22 14:25

谢谢回复。。

现在测试发现：
关掉FIFO模式，只开通SCICTL2中
RX/BK INT ENA
TX INT ENA
中断，就不会触发，中断收发也是正常的

看来还是FIFO的配置问题，TI的配置太蛋疼了，超级复杂
请谁用过FIFO中断收发的兄弟指点一下。

只看该作者 · 2013-9-22 20:50

FIFO发送中断问题已经解决，大家以后再碰到这个问题，请参考这里。

TMS320x2802x, 2803x Piccolo Serial Communications Interface (SCI) Reference Guide.pdf
寄存器SCIFFTX
5 TXFFIENA Transmit FIFO interrrupt enable
0 TX FIFO interrupt based on TXFFIVL match (less than or equal to) is disabled
1 TX FIFO interrupt based on TXFFIVL match (less than or equal to) is enabled.

而上面TXFFIVL，我设的是0。比如设计成485口，设成0一般用于关断485使能用。
所以，中断就会不停触发，不是因为发数据。
而Infineon的片子就只触发1次，这点设计比TI要好。
Infineon有点类似上升沿触发，TI就是高电平触发，导致TI会持续触发。

解决办法，要么TXFIVL不要设成0。
或者，发的时候使能FIFO发中断，发完或不发关闭FIFO发中断。
SciaRegs.SCIFFTX.bit.TXFFIENA = 1;
1使能，0关闭。

现在又碰到另外一个问题：
在【玩转C2000 LaunchPad】在FLASH里运行，这个帖子里，讲过。
下到Flash里面，收中断函数不工作了，FIFO发中断正常。
在RAM里面运行和Falsh debug下点运行后都正常。。

大家可以帮着推断一下原因，解决后，我再把解决方法贴上来分享。