FSL_TICS_Admin 发表于 2014-5-9 16:19 
首先确认一下, 你是说电平转换芯片的输入端的波形会被输出端所影响,是这样吗? ...
这个问题已解决，谢谢！ 我另外问一个问题，捕捉到的时间和实际的时间差别很大，我设置的是上升沿有效，每次上升沿去读计数值，
用下面这个函数获取的计数值，
#define Cap1_GetCaptureValue(Value) \
(*(Cap1_TCapturedValue*)(Value) = (Cap1_TCapturedValue)TPM1C4V , (byte)ERR_OK)
/*
** ===================================================================
** Method : Cap1_GetCaptureValue (component Capture)
**
** Description :
** This method gets the last value captured by enabled timer.
** Note: one tick of timer is
** 333.333333333333 ns in high speed mode
所以两次上升沿之间的时间为Value *333.333333333333 ，是这样计算时间吧？但是这个和实际测量的相差很远 ms 和us 之间的差别，请教哪里出了问题？谢谢
|
楼主
