21ic电子技术开发论坛 › 已关闭版块 › ZLG › 关于fpga接受lvds的问题
返回列表 发新帖我要提问

[Actel FPGA] 关于fpga接受lvds的问题

[复制链接]
2513|0
 楼主| 蹦蹦车 发表于 2009-3-20 10:30 | 显示全部楼层 |阅读模式
FPGA, LVDS, 信号, 差分信号, 输出信号
我的ad输出为12对差分信号，算个数应该是24根线，输出信号进入fpga，需要在fpga中设计lvds接收器，那么lvds接收器的输入端应该设计为多少位。lvds接收器把一对差分信号作为一个输入信号还是。。。我实在搞不懂，请教了
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

蹦蹦车

23

主题

106

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部