21ic电子技术开发论坛 › 已关闭版块 › ZLG › 用verilog实现双口RAM或者FIFO，哪个难度更大一些？ ...
返回列表 发新帖我要提问

[Actel FPGA] 用verilog实现双口RAM或者FIFO，哪个难度更大一些？

[复制链接]
5492|3
 楼主| yhhdsp 发表于 2009-3-30 09:44 | 显示全部楼层 |阅读模式
FIFO, RAM, verilog, 双口RAM, verilo
用verilog实现双口RAM或者FIFO，哪个难度更大一些？请详细说明一下。谢谢！
回复

收藏 举报

相关帖子
zlgactel 发表于 2009-3-31 15:16 | 显示全部楼层

Actel fpga

现在ACTEL FPGA的RAM和FIFO都是用开发工具生成的模块，调用就可以了，无需自己编写。
回复

收藏 举报

McuPlayer 发表于 2009-4-20 06:32 | 显示全部楼层

内置RAM的设计早就考虑过这些问题了

所以对用户而言，是差不多的
回复

收藏 举报

usber 发表于 2009-5-9 12:52 | 显示全部楼层

学习了

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yhhdsp

18

主题

27

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部