21ic电子技术开发论坛 › 已关闭版块 › ZLG › 提示design 被锁是怎么回事啊？
返回列表 发新帖我要提问

[Actel FPGA] 提示design 被锁是怎么回事啊？

[复制链接]
2202|4
 楼主| whqonline 发表于 2008-2-19 22:50 | 显示全部楼层 |阅读模式
Design, FIFO, top, BLE, se
<br />Error:&nbsp;Unable&nbsp;to&nbsp;open&nbsp;the&nbsp;design&nbsp;file:&nbsp;'FIFO_top.adb'<br />'BA_NAME'&nbsp;set&nbsp;to&nbsp;'FIFO_top_ba'<br /><br />打开以前的工程，点击design就提示如图的~是怎么回事啊？谢谢！
回复

收藏 举报

相关帖子
zlgactel 发表于 2008-2-20 13:28 | 显示全部楼层

re

是不是同时打开了两个工程？
回复

收藏 举报

w_fpga 发表于 2008-2-20 14:51 | 显示全部楼层

re

是！<br />不过以前也打开过就没事，应该是同时打开两个工程，并同时打开了这两个工程的design～<br />然后后来单独打开一个也不行了～<br />怎么办呢～呵呵:(
回复

收藏 举报

zlgactel 发表于 2008-2-21 10:19 | 显示全部楼层

re

&nbsp;&nbsp;&nbsp;注意：一个工程Designer只能打开一个，尽量不要同时打开两个，如果有两个不同的工程，同时打开这两个工程的Designer是没有关系的。像你这种情况重新启动下电脑就可以了
回复

收藏 举报

 楼主| whqonline 发表于 2008-2-21 10:22 | 显示全部楼层

哦，谢谢了！下次不会这样了～

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

whqonline

21

主题

79

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部