请教sigma-delta型ADC的采样率问题？

发表于 2010-3-19 14:57

sigma-delta型ADC通过过采样来提高分辨率，它本身的前端采样频率是很高的，只是输出字频率较低。

我现在的疑问是根据采样定理要求采样率要至少大于被测信号最高频率的两倍。那么是不是选择sigma-delta型ADC的采样率时，只要它的输出字频率与输入信号相同就可以了，而不像使用SAR型那样，使ADC的采样频率至少大于被测信号的两倍。

发表于 2010-3-19 16:19

S-D内部的采样率很高，但是输出频率还是需要至少高于信号的两倍。这是采样定理决定的

发表于 2010-3-19 19:14

问题提得很好，不好，这些问题还没有办法回答。一直想了解它的一些微妙都未曾如愿。

Σ-ΔADC的采样输出脉冲序列，在我看来，有点象VFC，但应该不是一回事。不过，它们都可以通过脉冲序列的密度来衡量输入信号的大小。

我认为“只要它的输出字频率与输入信号相同就可以了”是行不通的，因为字输出频率还要考虑字长的问题，太低的采样率，数据精度会大大降低。Σ-ΔADC的优势是采样电路简单而同时又获得低速高精度。

发表于 2010-3-20 04:06

首先sigma-delta ADC这东西不属于nyquist采样ADC，不能用那个采样定理去套的
其实他的这个高采样率是过采样，扩展了输入的频带，然后再使用数字高阶低通滤波器滤掉不需要的频带，从而得到更高的性噪比
线性度是使用1bit 的ADC也就是比较器来实现的，这东西具有无限高的线性度
所以整体上sigma-delta ADC可以不需要非常高精度的模拟电路来实现高精度和高线性

发表于 2010-3-22 17:42

哦，谢谢3位的指导~

发表于 2014-6-19 17:28

mark 。。。。。。。。。

发表于 2014-6-20 13:54

学习了

发表于 2014-6-25 21:19

Nyquist-shannon 采样定理还是要满足的，sigma-delta ADC内部带有数字滤波，当输入信号高于芯片输出的字频率的1/2时，也会被滤掉。

请教sigma-delta型ADC的采样率问题？

相关帖子

浏览过的版块

甘甜之泉水

缘定三生

技术奇才奖章

突出贡献奖章

沉静之湖泊

技术新星奖章

偶尔光临

涓涓之细流

欢快之小溪

社区建设奖章