21ic电子技术开发论坛 › 已关闭版块 › ZLG › 非常紧急！
返回列表 发新帖我要提问

[Actel FPGA] 非常紧急！

[复制链接]
1521|1
 楼主| 年轻不在 发表于 2010-5-14 12:09 | 显示全部楼层 |阅读模式
仿真, verilog, 后仿真, verilo
哪位高手能帮帮小弟，我用Verilog编好的程序在，综合前仿真得到的理想波形，可是综合后仿真却得不到理想的波形。同样一个程序为什么综合前和综合后的仿真会不一样。我的逻辑语法都没有错误。
回复

收藏 举报

相关帖子
六楼的窗户 发表于 2010-5-14 12:12 | 显示全部楼层
综合器是对你写的Verilog代码的综合，即将RTL代码转换为门逻辑，综合前后的仿真结果就可能出现不同。建议你看一下综合器综合后的警告，也可以多了解一下综合器综合特性～
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

年轻不在

106

主题

447

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部