请大家帮忙提点意见

登录 · 发表于 2010-12-19 10:55

现在我要设计这么一个小模块，有一串行数据以12.288m的速度发出，数据发是在一250hz的上升沿来临后，以8个1作为帧同步，当一帧数据发送完后此数据线变为低电平，然后等待发送另一帧数据。格式图在附件：
我要做的工作是把数据接收存到双口ram中，然后可以供其他模块读。我思考了下，现在我有个疑问就是由于没有提供时钟信号，怎么根据数据信号提取时钟信号呢，大家帮忙提点建议呀，谢谢。。。

发表于 2010-12-19 10:57

以前都是写点书上的小模块，这是第一次根据实际问题写代码，没思路，还望大家帮帮忙。

发表于 2010-12-19 13:04

描述不清，250Hz触发就是周期4ms，比12.288ms短，如果还没发完再来一个250触发会如何

发表于 2010-12-19 22:59

是12.288MHz吧。
接收电路需要有一个频率比较高的时钟，例如12.288MHz*3。每个比特采集3次，取出现两次的电平作为输出。

发表于 2010-12-19 23:03

唉～～～

发表于 2010-12-20 09:50

不好意思，描述有问题，是12.288MHZ, 3# mr.king

请大家帮忙提点意见

本帖子中包含更多资源

相关帖子

浏览过的版块

甘甜之泉水

以坛为家

技术奇才奖章

七世轮回

精华达人奖章

湍急之河流

终身成就奖章

坚毅之洋流

技术领袖奖章

十世金身