[Quartus] 求教,xilinx Spartan6 map出错

[复制链接]
3197|8
 楼主| chenqinte 发表于 2011-3-3 17:31 | 显示全部楼层 |阅读模式

根据报告的提示是说IO绑定过多,超出了器件的IO数目。
但是我连接的IO只有96个,还有几个管脚时悬空没有连接的。
不知道为什么会出现这样的错误,请大家解惑,谢谢。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
atua 发表于 2011-3-4 08:52 | 显示全部楼层
有完整的实现报告吗?
dan_xb 发表于 2011-3-4 10:13 | 显示全部楼层
UCF贴出来看看?
SuperX-man 发表于 2011-3-4 11:05 | 显示全部楼层
楼主的顶层文件是不是描述了所有要连接到IO的信号.但是在UCF中并没有全部连接起来?

在MAP的时候是会以你顶层定义的为准,但是绑定是按照UCF来的.
建议你重新加一个顶层文件,把你需要的引出来.然后再综合看看
龙芯一号 发表于 2011-3-4 11:34 | 显示全部楼层
继续关注
 楼主| chenqinte 发表于 2011-3-4 18:24 | 显示全部楼层
楼上几位说的我都看过了,UCF与顶层定义的信号完全一致,不多不少
SuperX-man 发表于 2011-3-4 19:44 | 显示全部楼层
小版我的意思是,不是你UCF中多了或者少了,而是在你综合的时候会根据你的顶层文件来推算你需要的IO数.
所以会在MAP中报错,你试试看再加一个顶层,把要连的拿出来,再综合做下去,是否可以解决
明空 发表于 2011-3-5 00:24 | 显示全部楼层
斑竹的意思是说你在HDL文件里定义了其他的IO,但是没有在UCF中进行约束,
 楼主| chenqinte 发表于 2011-3-6 09:27 | 显示全部楼层

verilog 大小写

查出问题了,我用verilog写的,代码从之前的项目移植过来,重新做了IO管脚定义,结果是用小写,代码都是用大写的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

53

主题

165

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部