21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › FPGA时钟线上可以加0欧电阻吗
返回列表 发新帖我要提问

FPGA时钟线上可以加0欧电阻吗

[复制链接]
1400|2
 楼主| 我看看 发表于 2018-3-17 16:30 | 显示全部楼层 |阅读模式
FPGA, 时钟, 电阻, CY7C68013, IO
本帖最后由 我看看 于 2018-3-17 16:33 编辑

做一个实验用的板子，实验需要切换cy7c68013A的ifclk到FPGA的专用时钟管脚或者通用IO，cy7c68013A的ifclk输出的是48M的时钟，打算用0欧电阻当跳线用，连接专用时钟管脚或者通用IO，不知道0欧电阻会对48M时钟信号产生影响不？
回复

收藏 举报

相关帖子
xuyaqi 发表于 2018-3-17 16:50 | 显示全部楼层
ifclk上可以接0欧电阻，不会影响48M时钟信号。
回复

收藏 举报

619888476 发表于 2018-3-17 19:13 | 显示全部楼层
不会影响，频率不高
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我看看

19

主题

35

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部