21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 序列检测器设计疑问
返回列表 发新帖我要提问

序列检测器设计疑问

[复制链接]
2422|1
 楼主| magic_yuan 发表于 2011-10-18 09:45 | 显示全部楼层 |阅读模式
序列检测器, verilog, 寄存器, verilo, 状态机
各位大侠
   在学习verilog 序列检测器时，使用状态机进行转换，然后得出正确的输出。
   以前学过C。因此我就想，为什么不定义若干寄存器，然后以移位寄存器的形式进行输入，然后比较输出呢？
    此问题很疑惑，verilog学习的时间有限，理解不够，请高手解答。
    十分感谢！
回复

收藏 举报

相关帖子
 楼主| magic_yuan 发表于 2011-10-20 14:35 | 显示全部楼层
21 IC模拟论坛很火爆，数字如此冷清。。。。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

magic_yuan

359

主题

2770

帖子

7

粉丝
快速回复 在线客服 返回列表 返回顶部